显示装置及其驱动方法和个人沉浸式装置与流程

本申请要求于2015年12月28日在韩国提交的韩国专利申请no.10-2015-0187532的权益，该申请的全部内容出于各种目的通过引用并入本文，如同在本文中完全阐述一样。

本公开涉及一种显示装置及驱动显示装置的方法。尽管本公开适于广泛的应用范围，尤其适于使用一个功率模块集成电路(pmic)来产生驱动显示面板所需的电力，该显示面板中的像素阵列是分开的。

背景技术：

虚拟现实技术已经应用于防御领域、建筑领域、旅游领域、电影领域、多媒体领域、游戏领域等。虚拟现实意味着允许用户使用立体图像技术来感觉为真实环境的特定环境或特定情况。

虚拟现实技术已经被应用于个人沉浸式(immersive)装置，以使虚拟现实的沉浸式最大化。个人沉浸式装置的示例包括头戴式显示器(hmd)、面部安装式显示器(fmd)和眼镜型显示器(egd)。

在立体图像的立体感、沉浸式和疲劳等方面以及不舒服的外观设计方面，个人沉浸式装置的性能不如期望的那么令人满意。最近开发了在智能手机的显示面板上显示立体图像并将该智能手机安装在用户佩戴的hmd中的方法，以使用智能手机实现虚拟现实。然而，由于虚拟现实的最佳设计未应用于智能手机的显示装置，因此使用智能手机显示虚拟现实图像的方法不能实现高质量的虚拟现实。

个人沉浸式装置的显示面板可以分为左眼显示面板和右眼显示面板。产生驱动两个显示面板所需的电力的功率模块集成电路(pmic)必须同时驱动个人沉浸式装置的两个显示面板。驱动器集成电路(ic)连接至两个显示面板中的每一个。

当一个pmic产生驱动一个显示面板所需的电力时，在个人沉浸式装置中需要两个pmic。在这种情况下，由于两个pmic和连接至两个pmic的外围电路，印刷电路板(pcb)的尺寸变大，导致成本增加。此外，当两个pmic产生两个显示面板的电力时，在两个驱动器ic中产生的使能信号可能不会彼此同步。因此，两个显示面板可以顺序地发光。

为了使用一个pmic产生两个显示面板的驱动功率，用于分别驱动显示面板的驱动器ic必须连接至一个pmic。然而，在这种情况下，可能产生驱动器ic与pmic之间的同步问题。同步问题可能导致驱动器ic的损坏或故障以及显示面板的异常驱动。

技术实现要素：

因此，本公开内容涉及显示装置和驱动显示装置的方法，其基本上消除了由于现有技术的限制和缺点所引起的一个或更多个问题。

本公开的其他特征和优点将在以下描述中阐明并且将部分地根据该描述而变得明显，或者可以通过本公开的实践来学习。本公开的其他目的和优点将通过此处的书面说明书、权利要求书和附图中具体指出的结构来获得并实现。

本公开提供了一种能够使用一个功率模块集成电路来驱动多个显示面板而没有驱动器集成电路或显示面板的故障的显示装置以及驱动显示装置的方法。

在一个方面，提供了一种显示装置，包括：第一驱动器，其被配置成驱动第一像素阵列；第二驱动器，其被配置成驱动第二像素阵列，功率模块集成电路，其被配置成接收同步使能信号并且根据所述同步使能信号来输出驱动电压，以及与逻辑电路，其接收第一驱动器生成的使能信号和第二驱动器生成的使能信号并且对所接收的第一驱动器的使能信号和第二驱动器的使能信号执行与运算以输出同步使能信号。

在一个实施方式中，与逻辑电路包括：第一与门，其被配置成接收从第一驱动器的第一输出端子输出的使能信号和从第二驱动器的第一输出端子输出的输出信号，并且输出第一同步使能信号；第二与门，其被配置成接收从第一驱动器的第二输出端子输出的使能信号和从第二驱动器的第二输出端子输出的使能信号，并且输出第二同步使能信号。通过第一输出端子和第二输出端子输出的使能信号中的每一个包括多个脉冲。

功率模块集成电路响应于第一同步使能信号输出第一驱动电压，并且将第一驱动电压共同提供至第一驱动器和第二驱动器。功率模块集成电路响应于第二同步使能信号输出第二驱动电压，并且将第二驱动电压共同提供至第一驱动器和第二驱动器。

功率模块集成电路接收通过第一驱动器和第二驱动器之一的第一输出端子和第二输出端子输出的使能信号。

功率模块集成电路包括：第一升压转换器，其被配置成取决于通过第一输出端子输出的使能信号的脉冲数来调整第一驱动电压；以及第二升压转换器，其被配置成取决于通过第二输出端子输出的使能信号的脉冲数来调整第二驱动电压。

在另一方面，提供了一种驱动显示装置的方法，该显示装置包括：驱动第一像素阵列的第一驱动器、驱动第二像素阵列的第二驱动器、以及连接至第一驱动器和第二驱动器的功率模块集成电路，该方法包括：使用与逻辑电路将由第一驱动器生成的使能信号与第二驱动器生成的使能信号同步以获得同步使能信号并且将该同步使能信号提供至功率模块集成电路，响应于与逻辑电路的同步使能信号从功率模块集成电路输出驱动电压，以及将驱动电压提供至第一驱动器和第二驱动器。

应当理解，以上概述和以下详细描述二者是示例性和解释性的，并且意在进一步解释所要求保护的公开内容。

附图说明

附图被包括以提供对本发明的进一步理解，并且附图被并入且构成本说明书的一部分，附图示出本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：

图1是示出根据本发明实施方式的个人沉浸式装置的分解透视图；

图2示出图1所示的显示模块的第一显示面板和第二显示面板的示意图；

图3示出图2所示的第一显示面板和第二显示面板之间的距离的示意图；

图4至图6示出根据本发明的实施方式的响应时间的测量结果的图表；

图7是示出图2所示的显示面板的构造的框图；

图8示意性地示出图7中所示的像素阵列的一部分的示意图；

图9是示出像素电路的一个示例的等效电路图；

图10是示出输入至图9所示的像素的信号的波形图；

图11是示出根据本发明的实施方式的像素电路的占空驱动方法的波形图；

图12示出根据本发明实施方式的像素电路的占空驱动方法中的黑屏插入(bdi)效应的示意图；

图13示出在没有附加数据寻址的情况下在一个帧时段期间维持像素的数据的原理的示意图；

图14示出根据本发明的实施方式的个人沉浸式装置的显示装置的电路图。

图15和图16示出连接在驱动器集成电路(ic)和功率模块集成电路(pmic)之间的与门的电路图；

图17a和17b是示出从驱动器ic输出的使能信号和与门的输出的波形图；

图18示出嵌入在pmic中的与门的电路图；以及

图19示出驱动器ic的正常通电序列的时序图。

具体实施方式

现在将详细参考本发明的实施方式，其示例在附图中示出。尽可能地，在整个附图中使用相同的附图标记来指代相同或相似的部件。将要注意的是，如果确定出已知技术可能误导本发明的实施方式，则将省略对已知技术的详细描述。

参照图1，根据本发明实施方式的个人沉浸式装置包括透镜模块12、显示模块13、主板14、头盔(headgear)11、侧框15、前盖16等。

显示模块13包括用于驱动两个显示面板中的每一个的显示面板驱动电路，并且显示从主板14接收的输入图像。显示面板包括用户用他或她的左眼观看的第一显示面板和用户用他/她的右眼观看的第二显示器面板。功率模块集成电路(pmic)安装在显示模块13的印刷电路板(pcb)上。pmic产生驱动两个显示面板所需的电力，如图14所示。显示模块13将从主板14接收的图像数据显示在显示面板上。图像数据可以是实现虚拟现实(vr)视频图像或增强现实(ar)视频图像的二维(2d)或三维(3d)图像数据。显示模块13可以将从主板14接收的各种信息显示为文本、符号等。

透镜模块12包括用于加宽用户的左眼和右眼之间的视角的超广角透镜(即，一对鱼眼透镜)。该对鱼眼透镜包括设置在第一显示面板前面的左眼透镜和设置在第二显示面板前面的右眼透镜。

主板14包括执行虚拟现实软件并将左眼图像和右眼图像提供至显示模块13的主机系统处理器。主机系统处理器连接至外部输入装置、各种传感器、通信模块、显示模块等。主机系统处理器控制个人沉浸式装置的各种功能。主机系统处理器可以是应用处理器(ap)。应用处理器可以通过移动工业处理器接口(mipi)将输入图像的视频信号发送到显示模块13。接口模块通过接口(例如，通用串行总线(usb)和高清晰度多媒体接口(hdmi))连接至外部装置。传感器包括陀螺仪传感器、加速度传感器等。主板14的主机系统处理器响应于传感器模块的输出信号来校正左眼图像数据和右眼图像数据，并且将通过接口模块接收的输入图像的左眼图像数据和右眼图像数据传送到显示模块13。主机系统处理器可以基于2d图像的深度信息的分析结果产生适合于显示面板的分辨率的左眼图像和右眼图像，并且可以将左眼图像和右眼图像发送到显示模块13。

头盔11包括使鱼眼透镜露出的后盖和连接至后盖的带。头盔11的后盖、侧框15和前盖16被组装以得到设置有个人沉浸式装置的部件的内部空间，并保护这些部件。部件包括透镜模块12、显示模块13以及主板14。带连接至后盖。用户使用带将个人沉浸式装置佩戴在他/她的头上。当用户在他/她的头上佩戴个人沉浸式装置时，他/她用他/她的左眼和右眼通过鱼眼透镜观看不同的显示面板(即，第一显示面板和第二显示面板)。

侧框15固定在头盔11和前盖16之间，并且确保设置有透镜模块12、显示模块13以及主板14的内部空间的间隙。前盖16设置在个人沉浸式装置的前表面。

根据本发明的实施方式的个人沉浸式装置可以实现为图1所示的头戴式显示器(hmd)，但不限于此。例如，本发明的实施方式可以实现为眼镜型显示器(egd)。对本发明的实施方式的引用包括各种实施方式中的一个或更多个，并且不限于仅单个实施方式。由于披露了各种不同的实施方式，实施方式中使用的术语不限于仅单个，而是在上下文允许时包括所有。

图2示出图1所示的显示模块13的第一显示面板pnl1和第二显示面板pnl2。图3示出图2所示的第一显示面板pnl1和第二显示面板pnl2之间的距离。第一显示模块pnl1和第二显示面板和pnl2中的每一个被实现为具有快速响应时间、优异的颜色再现特性和优异的视角特性的有机发光二极管(oled)显示面板。在egd的情况下，第一显示面板pnl1和第二显示面板pnl2可以被实现为透明oled显示面板。

参照图2和图3，第一显示面板pnl1和第二显示面板pnl2是分开制造的，并且设置为在显示模块13上彼此分开。显示面板驱动电路的至少一部分可以设置在第一显示面板pnl1和第二显示面板pnl2之间。在图2中，“dic(驱动集成电路)”是集成电路(ic)芯片，在其中集成有图7所示的定时控制器110和数据驱动器102。“gip(gate-inpanel：板内栅极)”是将图7所示的栅极驱动器104和发光(缩写为em)驱动器106以及像素阵列集成在同一基板上的电路。

第一显示面板pnl1的像素阵列aa的中心与第二显示面板pnl2的像素阵列aa的中心之间的距离lp可以与用户的两只眼睛之间的距离le基本相同。第一显示面板pnl1的像素阵列aa的中心与第二显示面板pnl2的像素阵列aa的中心之间的距离lp可以被设置为le±α。用户的两只眼睛之间的距离le是左眼的瞳孔和右眼的瞳孔之间的距离，并且为约6.5cm(＝65mm)。距离le可以取决于种族而稍微改变。“α”是考虑设置在第一显示面板pnl1和第二显示面板pnl2之间的显示面板驱动电路(例如，图2的gip)、处理偏差等而设计的裕度，并且可以被设置成le的10％。

考虑垂直视角和水平视角，第一显示面板pnl1和第二显示面板pnl2中的每一个的像素阵列aa具有横向型(landscapetype)高宽比，其中水平方向x上的长度长于垂直方向y上的长度。在个人沉浸式装置中，当增加水平视角时的视角的改进效果大于当增加垂直视角时的视角的改进效果。本发明的实施方式将第一显示面板pnl1和第二显示面板pnl2中的每一个制造为横向型oled显示面板，以使个人沉浸式装置中的水平视角最大化。

在横向型高宽比中，水平方向x上的像素数量大于垂直方向y上的像素数量，并且水平方向x上的长度长于垂直方向y上的长度。此外，在纵向型高宽比中，垂直方向y上的像素数量大于水平方向x上的像素数量，并且垂直方向y上的长度长于水平方向x上的长度。

本发明人对在改变个人沉浸式装置的显示面板的类型时用户感觉到的立体感、沉浸和疲劳进行了实验。根据实验结果，如图3所示，当第一显示面板pnl1和第二显示面板pnl2的像素阵列彼此分开用户的双眼之间的距离时，本发明人确认用户感觉到的立体感大大提高。也就是说，提高了用户处于立体、真实3d环境中的印象。当第一显示面板pnl1和第二显示面板pnl2的像素阵列彼此分开，并且第一显示面板pnl1和第二显示面板pnl2的像素阵列的中心之间的距离与用户的左眼和左眼之间的距离相同时，视角变宽，并且获得立体感的大的改进效果。在根据本发明实施方式的个人沉浸式装置中，用户左眼的瞳孔对应于第一显示面板pnl1的像素阵列aa的中心，并且用户右眼的瞳孔对应于第二显示面板pnl2的像素阵列aa的中心。

用户感觉到的立体感在横向型高宽比上比纵向型高宽比上更好。本发明的实施方式可以通过在个人沉浸式装置处分别设置用于左眼的横向型显示面板和用于右眼的横向型显示面板来提高立体感。

第一像素阵列aa和第二像素阵列aa可以分别设置在分开的基板上，使得显示左眼图像的第一像素阵列aa和显示右眼图像的第二像素阵列aa彼此分开。在这种情况下，第一像素阵列aa设置在第一显示面板pnl1的基板上，以及第二像素阵列aa设置在第二显示面板pnl2的基板上。

在另一实施方式中，第一像素阵列和第二像素阵列可以在一个基板上彼此分开。在这种情况下，第一像素阵列和第二像素阵列可以在一个显示面板上彼此分开。在本文中公开的实施方式中，第一像素阵列和第二像素阵列彼此分开的事实表明第一像素阵列和第二像素阵列的数据线、栅极线(或扫描线)以及像素彼此分开。因为第一像素阵列aa和第二像素阵列aa彼此分开，但是可以通过相同的驱动信号系统驱动，所以第一像素阵列aa和第二像素阵列aa可以彼此共享显示面板驱动电路的至少一部分。

当两个像素阵列aa分开地设置在一个基板上时，除了提高立体感之外，该构造还可以提供各种效果。相关技术的vr装置在一个基板上形成一个像素阵列，并且在该一个像素阵列上显示左眼图像和右眼图像。即，相关技术的vr装置不将像素阵列划分成分离的部分。与相关技术不同，本发明实施方式将显示面板划分成两个显示面板pnl1和pnl2，并将像素阵列aa划分成两个像素阵列，或者将两个像素阵列分开设置在一个基板上。因此，本发明的实施方式和相关技术在是否划分像素阵列方面存在区别。由于该差异，本发明的实施方式可以比相关技术更自由地布置像素阵列aa，并且可以以最佳视角比将像素阵列aa布置成分别对应于人的左眼和右眼，从而使立体感最大化。

由于根据本发明实施方式的显示面板的结构在生产率方面减小了像素阵列的面积，因此本发明的实施方式可以减少缺陷百分比并提高产量。

当像素阵列aa之间的距离减小时，屏幕尺寸减小。因此，显示图像变窄。相反，当像素阵列aa之间的距离增加时，与用户的双眼对应的像素阵列的中心移动到屏幕的外部。因此，可以减少沉浸和立体感。当用户的两只眼睛之间的距离为65mm并且分开的像素阵列aa的中心准确地对应于用户的双眼的瞳孔时，佩戴个人沉浸式装置的用户可以感觉到立体图像，同时感觉到最大的立体感。当像素阵列aa之间的距离过小或过大时，可以使用鱼眼透镜来对视角进行光学补偿，或者可以基于用户的两眼之间的距离通过图像处理来调整左眼图像和右眼图像之间的距离。然而，该方法导致在视角方面的显示效率的降低。换句话说，当如本发明的实施方式中那样分开地布置像素阵列并且像素阵列的中心精确地对应于用户的左眼和右眼的瞳孔时，用户可以观看最准确的立体图像。

在个人沉浸式装置中，鱼眼透镜存在于用户的眼睛和显示面板之间，并且用户的眼睛和显示面板之间的距离短到几厘米。当用户通过鱼眼透镜观看在显示面板pnl1和pnl2上再现的图像时，用户观看到比显示在显示面板pnl1和pnl2上的实际屏幕的尺寸大四到五倍的图像。当在显示面板对显示面板附近的用户眼睛可见并且应用鱼眼透镜的环境中减小显示面板的分辨率时，像素的非发光区域增加。因此，纱窗效应增加，并且沉浸减少。第一显示面板pnl1和第二显示面板pnl2中的每一个的像素阵列具有等于或大于qhd(超高清晰度)分辨率(1440×1280)的分辨率、等于或大于500ppi(每英寸像素)的像素密度、以及等于或大于14％的像素孔径比，以增加个人沉浸式装置的沉浸。在qhd分辨率1440×1280中，“1440”是水平方向x上的像素阵列的像素的数量(即，水平分辨率)，并且“1280”是垂直方向y上的像素阵列的像素的数量(即，垂直分辨率)。考虑到可生产的oled显示面板的技术水平，像素阵列aa可以具有500ppi至600ppi的像素密度和14％至20％的像素孔径比。

当个人沉浸式装置显示3d运动图像时，总等待时间(latency)的增加可能导致屏幕滞留或运动模糊。3d运动图像的屏幕滞留或运动模糊降低了3d运动图像的质量，并且还增加了用户的疲劳。总等待时间是通过主板14处理数据所需的系统处理时间，将该总等待时间与将数据发送到显示模块13的时间相加，并且与显示模块13的延迟时间相加。显示模块13的延迟时间是输入图像在一个帧时段期间被延迟的帧延迟时间，将该延迟时间与像素的响应时间相加。

当个人沉浸式装置显示3d运动图像时，本发明的实施方式通过减少像素的响应时间并且增加帧速率(或刷新速率)来减少用户的疲劳。为此，本发明的实施方式将显示面板pnl1和pnl2中的每一个的像素的开关元件和驱动元件制造为n型金属氧化物半导体场效应晶体管(mosfet)。因此，本发明的实施方式将像素电路的响应时间减小到2msec，并且将帧速率增加到等于或大于90hz的值，从而缩短数据更新周期。当帧速率为90hz时，数据更新周期(即一个帧时段)为约11.1毫秒。因此，本发明的实施方式将个人沉浸式装置的显示模块13的延迟时间减少到大约13毫秒，并且可以将总等待时间减少到等于或小于25毫秒的水平。输入图像的数据通过数据更新周期被寻址到像素。

图4至图6示出根据本发明的实施方式的响应时间的测量结果。在图4至图6中，x轴是时间(毫秒)，y轴是使用亮度计测量的亮度的相对值。图6是图5的测量亮度的上升部分的放大图。在图5和图6中，由虚线表示的“4t2c”指示包括四个n型mosfet和两个电容器的像素电路(参见图9)的响应时间，由实线表示的“6t1c”指示包括六个n型mosfet和一个电容器的像素电路(未示出)的响应时间。

用于测量响应时间的方法的示例包括b至w(黑至白)法和g至g(灰至灰)法。b至w法测量从黑色像素改变到白色像素所需的时间。在液晶显示器的情况下，b至w法测量从液晶的完全打开状态变为液晶的完全关闭状态所需的时间，或从液晶的完全关闭状态改变到液晶的完全打开状态所需的时间。

g至g法测量接近白色的亮灰色和接近黑色的深灰色之间的响应时间。当白色亮度通常被视为100％时，g至g法测量从10％的亮度达到90％的亮度所需的时间。

根据本发明的实施方式的用于测量响应时间的方法使用g至g法。根据本发明的实施方式的用于测量响应时间的方法在以下情形下测量屏幕上的亮度：在屏幕上显示黑色图像达预定时间(例如，500毫秒)，然后在屏幕上显示白色图像达预定时间，然后在屏幕上再次显示黑色图像达预定时间。根据本发明的实施方式的用于测量响应时间的方法制作表示使用亮度计测量的亮度的直方图。图4的直方图的下部的虚线是最频繁测量的黑色亮度，并且被认为是参考黑色亮度(＝0％)。图4的上部的虚线是最频繁测量的白色亮度，并且被认为是参考白色亮度(＝100％)。根据本发明的实施方式的用于测量响应时间的方法测量从参考白色亮度(＝100％)的10％到90％的变化作为上升时间，并且测量从参考白色亮度(＝100％)的90％到10％的变化作为下降时间。根据本发明的实施方式的响应时间被测量为上升时间和下降时间之和。因此，根据本发明的实施方式的响应时间被测量为从参考白色亮度(＝100％)的10％上升到90％所需的响应时间与从参考白色亮度(＝100％)的90％下降到10％所需的响应时间之和。

本发明的实施方式具有大于零并且等于或小于2毫秒的响应时间，该响应时间使用实现像素阵列的显示面板通过上述方法来测量，所述像素阵列使用包括n型mosfet的像素电路4t2c实现。

从图5和图6中可以看出，使用n型mosfet的像素电路在60hz的帧速率下在2毫秒内可以将像素的亮度快速地增加到等于或大于目标亮度的90％的亮度。因此，使用n型mosfet的像素电路4t2c具有比一个帧时段(约16.67毫秒)短得多的2毫秒以下的响应时间。另一方面，使用p型mosfet的像素电路6t1c可以在等于或大于两个帧时段(约(16.67×2)毫秒)的时间之后在60hz的帧速率下将像素的亮度增加到等于或大于目标亮度的90％的亮度。因此，在使用p型mosfet的6t1c像素中，响应时间等于或大于两个帧时段。

当个人沉浸式装置显示3d运动图像时，本发明的实施方式占空驱动(duty-drive)显示面板pnl1和pnl2中的每一个，并且将像素的占空比控制为等于或小于50％的值。因此，本发明的实施方式可以进一步利用黑屏插入(bdi)效应来减少用户的疲劳。像素的占空比是像素的发光时间相对于给定发光时间的百分比。例如，当给定发光时间是一个帧时段时，像素以等于或小于50％的占空比发光的事实意味着像素在等于或小于一个帧时段的一半的时间内发光。像素的占空驱动可以利用bdi效应获得运动模糊的改进和图像持续时间的减少，并且可以防止图像滞留和闪烁。此外，像素的占空驱动可以通过减小低灰度级处的像素的电流量来减少观看3d运动图像的用户的疲劳。

图7是示出图2所示的显示面板的构造的框图。图8示意性地示出图7中所示的像素阵列的一部分。图9是示出像素电路的示例的等效电路图。图10是示出输入至图9所示的像素的信号的波形图。

参照图7至图10，根据本发明的实施方式的第一显示面板pnl1和第二显示面板pnl2中的每一个包括显示输入图像的像素阵列aa和用于在像素阵列aa上写入输入图像的数据的显示面板驱动电路。显示面板驱动电路包括数据驱动器102、栅极驱动器104、发光(缩写为em)驱动器106以及定时控制器110。显示面板驱动电路还包括电源电路(未示出)。电源电路产生驱动数据驱动器102、栅极驱动器104、em驱动器106、定时控制器110以及显示面板pnl1和pnl2所需的电力。

显示面板驱动电路的至少一部分可以设置在基板的第一像素阵列aa和第二像素阵列aa之间的表面上。第一显示面板pnl1和第二显示面板pnl2可以彼此共享显示面板驱动电路的至少一部分(例如，图7的定时控制器110)。显示面板驱动电路以等于或大于90hz的高帧速率将数据寻址到显示面板pnl1和pnl2的像素10，并将数据写入像素10。

多条数据线11和多条栅极线12a、12b和12c在像素阵列aa上彼此交叉，并且像素10布置成矩阵形式。像素阵列aa包括共同连接至像素10的参考电压线(以下称为“ref线”)16和用于向像素10提供高电位驱动电压vddel的vdd线(未示出)。预定初始化电压vini可以通过ref线16提供至像素10。

栅极线12a、12b和12c包括被提供有第一扫描脉冲scan1的多条第一扫描线12a、被提供有第二扫描脉冲scan2的多条第二扫描线12b、以及被提供有em信号em的多条em信号线12c。

每个像素10包括用于颜色表示的红色子像素、绿色子像素和蓝色子像素。每个像素10还可以包括白色子像素。一条数据线11、栅极线12a、12b和12c、ref线16、vdd线等连接至每个像素10。

一个帧时段被分成：扫描时段，其中数据被寻址到像素10，并且输入图像的数据被写在每个像素10上；以及占空驱动时段，其中在扫描时段之后像素10响应于acem信号em以预定的占空比发光。在占空驱动时段期间以等于或小于50％的占空比产生acem信号em，并且使得像素10以等于或小于50％的占空比发光。因为扫描时段为约一个水平时段(horizontalperiod)，所以占空驱动时段占据一个帧时段的大部分。在扫描时段期间，像素10的电容器被充有数据电压。像素10响应于acem信号em重复地执行发光操作(或接通操作)和非发光操作(或关断操作)。因此，像素的发光取决于em信号em的阶段来接通和关断。每个像素10在一个帧时段期间重复地执行接通操作和关断操作，并且以等于或小于50％的占空比处发光。像素10被关断，然后使用充电到电容器的数据电压发光。因此，在扫描时段之后的占空驱动时段期间，像素10不另外被提供数据电压，并且以等于或小于50％的占空比被驱动。因此，数据在一个帧时段期间以相同的亮度被显示。

数据驱动器102在定时控制器110的控制下将从定时控制器110接收的输入图像的数据data转换为伽马补偿电压，并产生数据电压。数据驱动器102将数据电压输出至数据线11。数据驱动器102可以在初始化时段ti期间向数据线11输出预定的参考电压vref，以初始化像素10的驱动元件。

栅极驱动器104在定时控制器110的控制下将第一扫描脉冲scan1和第二扫描脉冲scan2提供至第一扫描线12a和第二扫描线12b。第一扫描脉冲scan1和第二扫描脉冲scan2与数据电压同步。当数据电压被提供至像素时，第一扫描脉冲scan1保持导通电平并接通开关元件t3，从而选择要用数据电压充电的像素10。第二扫描脉冲scan2与第一扫描脉冲scan1同时上升并且比第一扫描脉冲scan1更早下降，从而在初始化时段ti期间初始化像素10。第二扫描脉冲scan2与第一扫描脉冲scan1同时上升，并在采样时段ts之前下降。

栅极驱动器104使用移位寄存器使扫描脉冲scan1和scan2移位，并且顺序地将扫描脉冲scan1和scan2提供至扫描线12a和12b。栅极驱动器104的移位寄存器可以通过板内栅极(gip)过程与像素阵列aa一起直接形成在显示面板的基板上。

em驱动器106是在定时控制器110的控制下输出em信号em并将em信号em提供至em信号线12c的占空驱动器。em驱动器106使用移位寄存器使em信号em移位，并且顺序地将em信号em提供至em信号线12c。em驱动器106在定时控制器110的控制下在占空驱动时段期间重复地切换em信号em，并且以等于或小于50％的占空比来驱动像素10。em驱动器106的移位寄存器可以通过gip过程与像素阵列aa一起直接形成在显示面板的基板上。

定时控制器110接收从主板14接收的左眼图像和右眼图像的数字视频数据data和与数字视频数据data同步的定时信号。定时信号包括垂直同步信号vsync、水平同步信号hsync、时钟信号clk和数据使能信号de。定时控制器110基于从主板14接收的定时信号和显示命令集(dcs)的预定寄存器设置值来产生用于控制数据驱动器102的操作定时的数据定时控制信号，用于控制栅极驱动器104的操作定时的栅极定时控制信号和用于控制em驱动器106的操作定时的占空定时控制信号。定时控制器110使用占空定时控制信号来控制em信号em的占空比。

如图9所示，每个像素10包括oled、多个薄膜晶体管(tft)t1至t4以及存储电容器cst。电容器c可以连接在第二tftt2的漏极和第二节点b之间。在图9中，“coled”表示oled的寄生电容。tft被实现为n型mosfet。在扫描时段期间，像素10对驱动tftt1的阈值电压进行采样，并且被提供有输入图像的数据电压。在占空驱动时段tem期间，像素10以等于或小于50％的占空比发光。扫描时段被分为：初始化时段ti，其中像素10被初始化；采样时段ts，其中对每个像素10的驱动元件的阈值电压进行采样；以及编程时段tw，其中输入图像的数据电压被提供至像素10。

oled取决于从数据驱动器102输出的数据电压使用由第一tftt1控制的电流量来发光。oled的电流路径通过第二tftt2切换。oled包括在阳极和阴极之间形成的有机化合物层。有机化合物层可以包括空穴注入层hil、空穴传输层htl、发光层eml、电子传输层etl和电子注入层eil，但不限于此。oled的阳极连接至第二节点b，oled的阴极连接至施加有低电位电源电压或接地电平电压vss的vss电极。“coled”表示在oled的阳极和阴极之间形成的寄生电容。

第一tftt1是取决于栅极-源极电压vgs来调整在oled中流动的电流的驱动元件。第一tftt1包括连接至第一节点a的栅极、连接至第二tftt2的源极的漏极、以及连接至第二节点b的源极。

第二tftt2是响应于em信号em将oled中流动的电流切换为导通和关断的开关元件。em信号em在采样时段ts期间在导通电平处产生，并且在占空驱动时段期间重复导通电平和关断电平。因此，以等于或小于50％的占空比产生em信号em。第二tftt2的漏极连接至被提供有高电位驱动电压vddel的vdd线，并且第二tftt2的源极连接至第一tftt1的漏极。第二tftt2的栅极连接至em信号线12c，并且被提供有em信号em。em信号em在采样时段ts期间在导通电平(或高逻辑电平)处产生，并且接通第二tftt2。em信号em在初始化时段ti和编程时段tw期间反转为关断电平(或低逻辑电平)，并且关断第二tftt2。em信号em取决于脉冲宽度调制(pwm)占空比重复导通电平和关断电平，并且在占空驱动时段期间以等于或小于50％的占空比产生。由于第二tftt2响应于em信号em而切换，oled以等于或小于50％的占空比发光。

第三tftt3是响应于第一扫描脉冲scan1向第一节点a提供数据电压vdata的开关元件。第三tftt3包括连接至第一扫描线12a的栅极、连接至数据线11的漏极、以及连接至第一节点a的源极。第一扫描脉冲scan1通过第一扫描线12a提供至像素10。第一扫描脉冲scan1在约一个水平时段1h期间在导通电平处产生，并且接通第三tftt3。第一扫描脉冲scan1在占空驱动时段tem期间反转为关断电平，并且关断第三tftt3。

第四tftt4是响应于第二扫描脉冲scan2将参考电压vref提供至第二节点b的开关元件。第四tftt4包括连接至第二扫描线12b的栅极、连接至ref线16的漏极、以及连接至第二节点b的源极。第二扫描脉冲scan2通过第二扫描线12b提供至像素10。第二扫描脉冲scan2在初始化时段ti期间在导通电平处生成，并且接通第四tftt4。第二扫描脉冲scan2在剩余时段期间保持关断电平，并且控制第四tftt4处于关断状态。

存储电容器cst连接在第一节点a和第二节点b之间，并且存储第一节点a和第二节点b之间的差电压，从而保持第一tftt1的栅极-源极电压vgs。存储电容器cst以源极跟随器方式对驱动元件(即第一tftt1)的阈值电压vth进行采样。电容器c连接在vdd线和第二节点b之间。当第一节点a的电压取决于在编程时段tw期间扫描的数据电压vdata而改变时，电容器cst和c分割第一节点a的电压的变化量并且将分割的电压反映在第二节点b的电压上。

像素10的扫描时段被划分为初始化时段ti、采样时段ts和编程时段tw，如图10所示。扫描时段被设置为大约一个水平时段1h，并且在扫描时段期间数据被写在布置于像素阵列的一个水平线上的像素10上。在扫描时段期间，驱动元件(即，像素10的第一tftt1)的阈值电压vth被采样，并且对数据电压补偿阈值电压vth的量。因此，在一个水平时段1h期间，输入图像的数据data被补偿驱动元件t1的阈值电压vth的量，并且被写在像素10上。

当初始化时段ti开始时，第一扫描脉冲scan1和第二扫描脉冲scan2上升并且在导通电平处产生。同时，em信号em下降并且改变到关断电平。在初始化时段ti期间，第二tftt2关断并且阻断oled的电流路径。在初始化时段ti期间，第三tftt3和第四tftt4接通。在初始化时段ti期间，预定参考电压vref被提供至数据线11。在初始化时段ti期间，第一节点a的电压被初始化为参考电压vref，并且第二节点b的电压被初始化为预定初始化电压vini。在初始化时段ti之后，第二扫描脉冲scan2变为关断电平并且关断第四tftt4。导通电平是使像素10的开关元件t2至t4接通的tft的栅极电压的电压电平。关断电平是使像素10的开关元件t2至t4关断的tft的栅极电压的电压电平。

在采样时段ts期间，第一扫描脉冲scan1保持导通电平，并且第二扫描脉冲scan2保持关断电平。当采样时段ts开始时，em信号em上升并变为导通电平。在采样时段ts期间，第二tftt2和第三tftt3接通。在采样时段ts期间，第二tftt2响应于具有导通电平的em信号em而接通。在采样时段ts期间，第三tftt3由于具有导通电平的第一扫描脉冲scan1而保持导通状态。在采样时段ts期间，参考电压vref被提供至数据线11。在采样时段ts期间，第一节点a的电压保持在参考电压vref处，并且第二节点b的电压由于漏极-源极电流ids而上升。第一tftt1的栅极-源极电压vgs通过源极跟随器方式被采样作为第一tftt1的阈值电压vth，并且采样的阈值电压vth被存储在存储电容器cst中。在采样时段ts期间，第一节点a的电压是参考电压vref，并且第二节点b的电压是“vref-vth”。

在编程时段tw期间，第三tftt3响应于具有导通电平的第一扫描脉冲scan1而保持导通状态，并且剩余的tftt1、t2和t4关断。在编程时段tw期间，输入图像的数据电压vdata被提供至数据线11。数据电压vdata被施加到第一节点a，并且电容器cst和c之间的分压相对于第一节点a的电压的变化量(vdata-vref)的结果反映在第二节点b的电压上。因此，第一tftt1的栅极-源极电压vgs被编程。在编程时段tw期间，第一节点a的电压是数据电压vdata，并且第二节点b的电压通过将电容器cst与c之间的分压结果(c'*(vdata-vref))与通过采样时段ts设置的电压“vref-vth”相加而获得。因此，第一tftt1的栅极-源极电压vgs通过编程时段tw被编程为“vdata-vref+vth-c'*(vdata-vref)”。在本文公开的实施方式中，c'是cst/(cst+c)。

当占空驱动时段tem开始时，em信号em上升，并再次变为导通电平。另一方面，第一扫描脉冲scan1下降并变为关断电平。在占空驱动时段tem期间，第二tftt2保持导通状态并形成oled的电流路径。在占空驱动时段tem期间，第一tftt1基于数据电压vdata控制在oled中流动的电流量。

占空驱动时段tem的范围从编程时段tw之后到下一帧时段的初始化时段ti。本发明的实施方式使得像素10在占空驱动时段tem期间没有连续发光，并且通过em信号em的切换使像素10以等于或小于50％的占空比发光。当em信号em在导通电平处产生时，第二tftt2接通并形成oled的电流路径。在占空驱动时段tem期间，基于第一tftt1的栅极-源极电压vgs控制的电流ioled在oled中流动并且使oled发光。在占空驱动时段tem期间，由于第一扫描脉冲scan1和第二扫描脉冲scan2保持关断电平，所以第三tftt3和第四tftt4关断。

在占空驱动时段tem期间在oled中流动的电流ioled由以下等式1表示。oled通过电流ioled发光，并且表示输入图像的亮度。

[等式1]

在上述等式1中，k是由第一tftt1的迁移率、寄生电容、沟道容量(channelcapacity)等确定的比例常数。

因为第一tftt1的阈值电压vth包括在通过编程时段tw编程的第一tftt1的栅极-源极电压vgs中，所以在等式1中表示的ioled中消除vth。因此，驱动元件(即第一tftt1)的阈值电压vth对oled的电流ioled的影响被消除。

图11是示出根据本发明实施方式的像素电路的占空驱动方法的波形图。图12示出根据本发明实施方式的像素电路的占空驱动方法中的bdi效应。在图12中，(a)示出一帧的图像。图12的(b)示出当使用占空驱动方法将与图12(a)相同的图像显示在像素上时非占空驱动时段(即，关断时段)顺序地移位的示例。图13示出在没有附加数据寻址的情况下在一个帧时段期间维持像素的数据的原理。

参照图11和图12，垂直同步信号vsync是定义一个帧时段的定时信号。在一个帧时段期间，与一帧的量对应的图像数据被寻址到像素10并被写在像素10上。

仅在一个帧时段的初始扫描时段期间，输入图像的数据被寻址到像素10并被写在像素10上。像素10在em信号em的关断电平时段中被关断。然而，如图10所示，像素10保持数据电压，并且在关断时段之后的接通时段期间以与关断时段之前的接通时段相同的亮度发光。

em信号em的导通电平时段限定像素阵列中的接通时段。具有导通电平的em信号em形成oled在像素10中的电流路径并接通oled。另一方面，em信号em的关断电平时段限定像素阵列中的关断时段。在关断时段期间，具有关断电平的em信号em被施加到像素10。关断时段的像素10显示黑灰度级，这是因为oled的电流路径被阻断，并且电流不流入oled。

在一个帧时段的占空驱动时段tem期间，em信号em具有两个或更多个周期。em信号em的一个周期包括一个导通电平时段和一个关断电平时段。因此，在占空驱动时段tem期间，em信号em的导通电平时段和关断电平时段彼此交替，并且相邻的导通电平时段被切断，其间插入有关断电平时段。在占空驱动时段tem中，每个像素10由于em信号em而一次或多次地关断。因为em信号em的关断电平时段沿着显示面板的扫描方向偏移，所以像素阵列aa中的关断时段沿着em信号em的关断电平时段偏移，如图11所示。

占空驱动方法以等于或小于50％的占空比驱动像素10，从而可以提高图像滞留和闪烁。特别地，当个人沉浸式装置显示3d运动图像时，该占空驱动方法可以减少用户的疲劳。

本发明的实施方式在占空驱动期间保持像素的数据电压，而不在像素上额外写入数据。这将参照图13进行描述。

参照图13，在数据通过数据寻址写在像素10上之后，第一扫描脉冲scan1在一个帧时段期间维持关断电平。因此，在存储电容器cst用数据电压充电之后，连接至第一tftt1的栅极的第一节点a浮置。当第一tftt1的源极电压vs改变时，栅极电压vg取决于源极电压vs的变化而改变，同时存储电容器cst的电荷得以均匀保持。因此，在由于em信号em的导通电平时段和关断电平时段而导致像素10关断之后，驱动元件(即，第一tftt1)的栅极-源极电压vgs可以均匀地保持，即使数据不再次写在像素10上亦可。由于如上所述驱动元件t1的栅极-源极电压vgs均匀地保持，因此写在像素10上的数据被保持。

图14示出根据本发明的实施方式的个人沉浸式装置的显示装置。图15和图16示出连接至功率模块集成电路(pmic)的使能端子的与门。

参照图14，根据本发明的实施方式的显示装置包括第一显示面板pnl1和第二显示面板pnl2以及pmic。

第一显示面板pnl1和第二显示面板pnl2中的每一个可以被实现为oled显示面板。第一显示面板pnl1和第二显示面板pnl2分别连接至驱动器icdic1和icdic2。第一驱动器icdic1将输入图像的数据写入第一显示面板pnl1的像素。第二驱动器icdic2将输入图像的数据写入第二显示面板pnl2的像素。

pmic使用dc-dc转换器产生驱动显示面板pnl1和pnl2所需的dc电力。dc-dc转换器包括电荷泵、调整器、降压转换器(step-downconverter)(或降压转换器(buckconverter))、升压转换器(step-upconverter)(或升压转换器(boostconverter))等。pmic响应于第一同步使能信号en1产生vddel并且响应于第二同步使能信号en2产生ddvdh。vddel和ddvdh中的每一个被共同地提供至驱动器icdic1和icdic2。vddel是在7v和11v之间的电压，并且ddvdh是在5v和6v之间的电压。vddel是如图9所示的像素驱动功率。ddvdh是施加到驱动器icdic的数据驱动器的参考驱动功率。驱动器icdic的伽马补偿电压发生器gmag使用分压器分割ddvdh并产生伽马补偿电压。pmic的电荷泵被提供有vddel并且输出栅极高电压vgh和栅极低电压vgl。栅极高电压vgh是扫描脉冲和em脉冲的高电平电压，栅极低电压vgh是扫描脉冲和em脉冲的低电平电压。

驱动器icdic1和icdic2中的每一个包括定时控制器tcon、伽马补偿电压发生器gmag以及数据驱动器。数据驱动器包括数据锁存器dl、电平移位器ls、数模转换器dac以及输出缓冲器amp。

ddvdh被提供至伽玛补偿电压发生器gmag、电平移位器ls、数模转换器dac以及输出缓冲器amp作为参考功率。

伽玛补偿电压发生器gmag分割ddvdh并输出在每个灰度级处具有不同电压电平的伽马补偿电压。伽马补偿电压发生器gmag将伽马补偿电压提供至数模转换器dac。数据锁存器dl对从定时控制器tcon接收的数据进行锁存，并同时输出数据，将串行数据转换为并行数据。电平移位器ls将从数据锁存器dl接收的数据的电压电平移位到数模转换器dac的输入电压的范围。数模转换器dac将从电平移位器ls输入的数据转换为伽马补偿电压并产生数据电压。从数模转换器dac输出的数据电压的电压电平取决于数据的灰度级而变化。输出缓冲器amp使用实现为运算放大器(op-amp)的电压跟随器将从数模转换器dac输入的数据电压传送到显示面板pnl1和pnl2的数据线。

根据本发明的实施方式的显示装置使用一个pmic产生驱动两个驱动器icdic1和icdic2以及两个显示面板pnl1和pnl2所需的电力。然而，如果从驱动器icdic1和icdic2输出的第一和第二使能信号彼此不同步，则驱动器icdic1和icdic2可能由于发热而损坏或烧坏。例如，第一驱动器icdic1可以比第二驱动器icdic2更早地输出第一和第二使能信号。pmic可以响应于第一和第二使能信号输出vddel和ddvdh。pmic可以在第二驱动器icdic2的初始化未完成的状态下响应于来自第一驱动器icdic1的第一和第二使能信号产生驱动电压vddel和ddvdh。在这种情况下，因为驱动电压vddel和ddvdh被输入至没有经过正常初始化处理的第二驱动器icdic2，所以第二驱动器icdic2可能发生故障或被烧坏。此外，连接至第二驱动器icdic2的第二显示面板pnl2可能被异常驱动。例如，如果在图19所示的vddi(例如，1.8v)和vpnl(例如，3v)被施加到驱动器icdic1和icdic2之前将ddvdh应用于驱动器icdic1和icdic2，则驱动器icdic1和icdic2可能被烧坏，或者显示面板pnl1和pnl2可能被异常地驱动。

为了防止当一个pmic产生驱动两个驱动器icdic1和icdic2以及两个显示面板pnl1和pnl2所需的电力时引起的驱动器icdic1和icdic2的不同步，本发明的实施方式使用图15和16所示的与逻辑电路使从驱动器icdic1和icdic2输出的第一和第二使能信号同步。因此，即使在一个pmic产生驱动器ic和显示面板的电力时，从驱动器ic输出的使能信号不同步，本发明的实施方式也可以防止驱动器ic的故障或烧坏或显示面板的异常驱动。

图15和图16示出连接在驱动器ic和pmic之间的与逻辑电路。存在能够执行与逻辑函数的多种电路。当然，一种可接受的电路是具有现有技术中公知的类型的标准与门。与逻辑函数是以下函数：如果所有输入均有效，则输出将有效。但是，如果任何一个输入无效，则输出将无效。即，在与逻辑电路中，对于要被执行的与逻辑函数，所有输入必须有效，输出才有效，并且如果所有的输入被无效或者甚至一个输入被无效，则输出被无效(有时，词语“高”和“低”分别用作有效和无效)。如现有技术中已知的，与逻辑电路可以具有多余两个的输入。已知具有三个、四个、五个或更多个输入的与门和与逻辑电路。还已知，在与逻辑电路之后提供非函数，其被称为与非(nand)门或与非逻辑电路。从而，由于与非逻辑电路包括跟随有非门的与逻辑函数，因此在一些实施方式中将被认为其内具有与逻辑函数，从而是与逻辑电路。然而，在一些实施方式中，需要排除与非函数的严格的与函数，在另一些实施方式中，与逻辑函数可以通过与逻辑电路或与非逻辑电路来执行。

参照图15和图16，根据本发明的实施方式的显示装置包括用于使从第一驱动器icdic1和第二驱动器icdic2输出的第一和第二使能信号同步的第一与门and1和第二与门and2。

第一驱动器icdic1和第二驱动器icdic2中的每一个通过第一通用输出(gpo)端子gpo1输出第一使能信号，并且通过第二gpo端子gpo2输出第二使能信号。

第一与门and1对从第一驱动器icdic1和第二驱动器icdic2的第一gpo端子gpo1输入的使能信号执行与操作，最终输出第一同步使能信号en1作为与操作的结果，并且将最终的第一同步使能信号en1提供至pmic的第一使能信号输入端子。第二与门and2对从第一驱动器icdic1和第二驱动器icdic2的第二gpo端子gpo2输入的第二使能信号执行与操作，最终输出第二同步使能信号en2作为与操作的结果，并且将最终的第二同步使能信号en2提供至pmic的第二使能信号输入端子。第一与门and1和第二与门and2可以嵌入在pmic中，如图18所示。

第一与门and1和第二与门and2中的每一个仅当所有输入的使能信号都以高逻辑电平产生时才产生高逻辑电平的输出。因此，即使从第一驱动器icdic1和第二驱动器icdic2输出的第一使能信号彼此不同步，第一使能信号亦通过第一与门and1彼此同步。以与第一与门and1相同的方式，即使从第一驱动器icdic1和第二驱动器icdic2输出的第二使能信号彼此不同步，第二使能信号亦通过第二与门and2彼此同步。

在图16中，“vin”是pmic的输入电压。“agnd”和“pgnd”是接地电平电压gnd的端子。“sw1”是用于将第一电感器连接至pmic内部的第一开关元件(例如，被实现为场效应晶体管(fet))的端子。“vout1”是连接至第一电容器并输出vddel的输出端子。“sw2”是用于将第二电感器连接至pmic内部的第二开关元件(例如，实现为fet)的端子。“vout2”是连接至第二电容器并输出ddvdh的输出端子。“pcnt1”是直接施加有在第一驱动器icdic1和第二驱动器icdic2中的一个中产生的第一使能信号的第一脉冲计数输入端子。“pcnt2”是直接施加有在第一驱动器icdic1和第二驱动器icdic2中的一个中产生的第二使能信号的第二脉冲计数输入端子。

pmic包括第一升压转换器，该第一升压转换器对在使能时间内通过第一脉冲计数输入端子pcnt1输入的第一使能信号的脉冲进行计数，并且逐渐增加电压vddel。pmic包括第二升压转换器，该第二升压转换器对在使能时间内通过第二脉冲计数输入端子pcnt2输入的第二使能信号的脉冲进行计数，并且逐渐增加输出电压。每次使能信号的脉冲数增加1，电压可以增加0.1v。

pcnt1和pcnt2直接从驱动器ic接收使能信号，而不经过与门。如图17a和17b所示，当从两个驱动器ic输出的使能信号被输入至与门时，使能信号通过与门同步成同步使能信号。然而，同步使能信号的脉冲数可能改变，因此pmic的输出电压可能改变。因此，pcnt1和pcnt2可以不经过与门。

图17a和17b是示出从驱动器ic输出的使能信号和与门的输出的波形图。在图17a和17b中，“pnl1_gpo1”是从第一驱动器icdic1输出的第一使能信号，“pnl2_gpo1”是从第二驱动器icdic2输出的第一使能信号。第一与门and1输出pnl1_gpo1和pnl2_gpo1的与运算的结果。第一与门and1的输出and1_out是最终的第一同步使能信号en1，并且被输入至pmic。“pnl1_gpo2”是从第一驱动器icdic1输出的第二使能信号，“pnl2_gpo2”是从第二驱动器icdic2输出的第二使能信号。第二与门and2输出pnl1_gpo2和pnl2_gpo2的与运算的结果。第二与门and2的输出and2_out是最终的第二同步使能信号en2，并且被输入至pmic。

当与门的输出and1_out和and2_out被输入至pmic时，pmic的输出电压可以以驱动器icdic1和dic2之间的输出时间差δt来改变。例如，如图17a所示，当根据设计的初衷，从驱动器icdic1和icdic2输出的第一使能信号pnl1_gpo1和pnl2_gpo1在使能时间内均包括两个脉冲时，第一与门and1的输出and1_out包括三个脉冲，这是因为由于驱动器icdic1和icdic2之间的输出时间差δt而导致第一同步使能信号的脉冲数量增加。在图17b的示例中，当与门and1和and2的输出and1_out和and2_out被输入至pmic的端子pcnt1和pcnt2时，pmic的输出电压不是用户的期望电压“7.4v”，而是由于驱动器icdic1和icdic2之间的输出时间差δt而产生的7.5v。因此，本发明的实施方式将第一驱动器icdic1和第二驱动器icdic2之一的第一gpo端子gpo1直接连接至pmic的端子pcnt1，并且将第一驱动器icdic1和第二驱动器icdic2之一的第二gpo端子gpo2直接连接至pmic的端子pcnt2，从而防止脉冲计数错误。

图18示出嵌入在pmic中的与门。由于与本发明的实施方式不直接相关的pmic的部件(例如，反馈感测电路、过电流和过电压限制保护电路、温度限制电路等)是已知的，因此其在图8中省略。

参照图18，pmic包括第一与门and1和第二与门and2、第一升压转换器gd1、第二升压转换器gd2等。

pmic还包括第一与门and1和第二与门and2的输入端子en11、en12、en21和en22。输入端子en11连接至第一驱动器icdic1的第一gpo端子gpo1，输入端子en12连接至第二驱动器icdic2的第一gpo端子gpo1。输入端子en21连接至第一驱动器icdic1的第二gpo端子gpo2，输入端子en22连接至第二驱动器icdic2的第二gpo端子gpo2。

第一升压转换器gd1在使能时间内响应于从第一与门and1接收的第一同步使能信号en1，通过脉冲宽度调制(pwm)控制来调整第一开关元件f1和f2的导通时间和关断时间，并输出大于输入电压vin的vddel。第一开关元件f1和f2包括连接在电感器和电容器之间并取决于栅极电压接通和关断的n型晶体管f1，以及连接在电感器和接地电平电压gnd的端子之间并且取决于栅极电压而接通和关断的p型晶体管f2。晶体管f1和f2被实现为mosfet或fet。当n型晶体管f1接通并且p型晶体管f2关断时，电感器被充电。此外，当n型晶体管f1关断并且p型晶体管f2接通时，输入电压vin和从电感器放出的电压相加。相加的电压被提供到连接至输出端子vout1的电容器，作为vddel。第一升压转换器gd1对通过端子pcnt1输入的第一使能信号pnl1_gpo1的脉冲数进行计数，并且与脉冲数成比例地增加比较器(未示出)的参考电压，从而增加施加到第一开关元件f1和f2的栅极信号的占空比。因此，第一升压转换器gd1可以控制vddel。每当脉冲数增加一时，通过输出端子vout1输出的电压vddel增加0.1v。

第二升压转换器gd2在使能时间内响应于从第二与门and2接收的第二同步使能信号en2通过pwm控制来调整第二开关元件f3和f4的导通时间和关断时间，并且输出大于输入电压vin的ddvdh。第二开关元件f3和f4包括连接在电感器和电容器之间并取决于栅极电压而接通和关断的p型晶体管f4，以及连接在电感器和接地电平电压gnd的端子之间并且取决于栅极电压而接通和关断的n型晶体管f3。第二开关元件f3和f4被实现为mosfet或fet。当n型晶体管f3接通并且p型晶体管f4关断时，电感器被充电。此外，当n型晶体管f3关断并且p型晶体管f4接通时，输入电压vin和从电感器放出的电压相加。相加的电压被提供到连接至输出端子vout2的电容器，作为ddvdh。第二升压转换器gd2对通过端子pcnt2输入的第二使能信号pnl1_gpo2的脉冲数进行计数，并且与脉冲数成比例地增加比较器的参考电压，从而增加施加到第二开关元件f3和f4的栅极信号的占空比。因此，第二升压转换器gd2可以控制ddvdh。每当脉冲数增加一时，通过输出端子vout2输出的电压ddvdh增加0.1v。

图19示出驱动器ic的正常通电序列。

参照图19，当向个人沉浸式装置输入电力时，输入电压vin输入至pmic，并且电压vddi、vpnl和resx被顺序地输入至驱动器icdic1和icdic2。因此，内部电路被初始化。在通电序列中，在驱动器icdic1和icdic2被初始化之后，驱动器icdic1和icdic2必须向pmic提供使能信号，并且接收从pmic输出的ddvdh。在这种情况下，驱动器icdic1和icdic2被正常驱动。在图19中，“vddi(通常为1.8v)”是驱动器ic的逻辑电压，“vpnl(通常为3v)”是驱动器ic的参考电压。vddi和vpnl在主板14的电源电路中生成并提供至驱动器ic。“resx”是驱动器ic的复位信号。“pwr状态”是指示驱动器ic的当前状态(vddel开/关状态)的信号。信号pwr状态通过移动工业处理器接口(mipi)被传送到应用处理器(ap)和驱动器ic。响应于信号pwr状态，驱动器icdic1和icdic2在“睡醒(sleepout)”之后在显示接通时段期间输出输入图像的数据电压。“11h”、“29h”、“28h”和“10h”是存储器地址。“mipidsi”是mipi设置值，例如mipi信号模式(hs：高速模式以及lp：低功率模式)和视频数据应用时间点。低功率模式lp是1.2v的传输模式，并且高速模式hs是200mv的高速传输模式。“帧”是帧时段的数量。“hi-z”为高阻抗。

如上所述，pmic在从驱动器icdic1和icdic2接收的使能信号en1和en2所指示的使能时间内产生输出。当两个驱动器icdic1和icdic2中的一个因为两个驱动器icdic1和icdic2不同步而产生使能信号并且pmic产生输出时，vddh可以被施加到初始化还未完成的另一个驱动器ic，从而导致另一驱动器ic的故障或损坏。因此，本发明的实施方式使用与逻辑电路使从驱动器ic输出的使能信号同步，使得pmic可以在所有两个驱动器ic能够被正常驱动的状态下产生输出。

尽管已经参照多个说明性实施方式描述了实施方式，但是应当理解，本领域技术人员可以设计出落入本公开的原理的范围内的许多其它修改和实施方式。更具体地，在本公开、附图和所附权利要求的范围内，可以对主题组合布置的组成部件和/或布置进行各种变化和修改。除了组成部件和/或布置的变化和修改之外，替代使用对于本领域技术人员也是明显的。