一种控制电路及其驱动方法、栅极驱动芯片、检测装置与流程

本发明涉及显示技术领域，尤其涉及一种控制电路及器驱动方法、栅极驱动芯片、检测装置。

背景技术

随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(gatedriveronarray，goa)技术将栅极驱动电路(integratedcircuit，ic)集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极驱动电路的绑定(bonding)区域以及扇出(fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计。但是，相关设计中的goa电路只能够实现所有栅线的逐行扫描，无法实现特定范围内栅线的逐行扫描。

技术实现要素：

有鉴于此，本发明实施例提供一种控制电路及其驱动方法、栅极驱动芯片、检测装置，用以实现特定范围内栅线的逐行扫描。

因此，本发明实施例提供的一种控制电路，用于控制栅极驱动电路，包括：延迟锁定环、组合逻辑译码器和x进制计数器；

所述x进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至所述组合逻辑译码器；

所述组合逻辑译码器被配置为判断所述计数结果是否在预设阈值范围内，若是，则对所述延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；

所述延迟锁定环被配置为在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至所述栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。

在一种可能的实现方式中，在本发明实施例提供的上述控制电路中，还包括：时钟控制模块；

所述组合逻辑译码器还被配置为在对所述延迟锁定环输出所述第一电平信号或所述第二电平信号的同时，对所述时钟控制模块输出相同的所述第一电平信号或所述第二电平信号；

所述时钟控制模块被配置为根据接收到的时钟信号端发送的初始时钟信号，生成第一时钟信号和第二时钟信号，所述时钟信号包括所述第一时钟信号和所述第二时钟信号；在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述x进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述x进制计数器；其中，所述第一时钟信号的初始相位和所述第二时钟信号的初始相位一致，所述第二时钟信号的频率是所述第一时钟信号的频率的偶数倍。

在一种可能的实现方式中，在本发明实施例提供的上述控制电路中，所述时钟控制模块，包括：锁相环和全局时钟选择缓冲器；

所述锁相环被配置为根据接收到的所述初始时钟信号，生成所述第一时钟信号和所述第二时钟信号并输出至所述全局时钟选择缓冲器；

所述全局时钟选择缓冲器被配置为在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述x进制计数器；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述x进制计数器。

在一种可能的实现方式中，在本发明实施例提供的上述控制电路中，还包括：非门；

所述全局时钟选择缓冲器具体被配置为在接收到所述第一电平信号时，将所述第一时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述非门；在接收到所述第二电平信号时，将所述第二时钟信号输出至所述栅极驱动电路、所述延迟锁定环和所述非门；

所述非门被配置为对接收到的包括所述第一时钟信号和所述第二时钟信号的所述时钟信号的边沿取反后输出至所述x进制计数器。

在一种可能的实现方式中，在本发明实施例提供的上述控制电路中，还包括：输入时钟缓冲器；

所述输入时钟缓冲器被配置为对接收到的所述初始时钟信号进行缓冲处理后输出至所述时钟控制模块；

所述锁相环具体被配置为根据接收到的缓冲处理后的所述初始时钟信号，生成所述第一时钟信号和所述第二时钟信号。

在一种可能的实现方式中，在本发明实施例提供的上述控制电路中，所述x进制计数器还被配置为在每帧时间内将初次计数结果输出至所述组合逻辑译码器的同时，对所述栅极驱动电路输出帧起始信号。

相应地，本发明实施例还提供了一种上述控制电路的驱动方法，包括：

x进制计数器在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；

所述组合逻辑译码器判断所述计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对所述延迟锁定环输出第二电平信号；

所述延迟锁定环在接收到所述第一电平信号时，将接收到的所述时钟信号延迟后作为使能信号输出至栅极驱动电路，使所述栅极驱动电路根据所述时钟信号对在所述预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到所述第二电平信号时，停止对所述栅极驱动电路输出所述使能信号，使所述栅极驱动电路对在所述预设阈值范围之外的各行栅线停止输出栅极驱动信号。

基于同一发明构思，本发明实施例还提供了一种栅极驱动芯片，包括栅极驱动电路，以及上述控制电路。

在一种可能的实现方式中，在本发明实施例提供的上述栅极驱动芯片中，所述栅极驱动电路，包括：x位移位寄存器和电平转换器；

所述x位移位寄存器被配置为根据时钟信号生成栅极驱动信号，并将所述栅极驱动信号输出至所述电平转换器；

所述电平转换器被配置为在使能信号的控制下，将所述栅极驱动信号逐级输出至在预设阈值范围内的各行栅线。

基于同一发明构思，本发明实施例提供了一种检测装置，包括x射线平板探测器，以及上述栅极驱动芯片。

本发明有益效果如下：

本发明实施例提供的控制电路及其驱动方法、栅极驱动芯片、检测装置中，该控制电路用于控制栅极驱动电路，包括：延迟锁定环、组合逻辑译码器和x进制计数器；其中，x进制计数器被配置为在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；组合逻辑译码器被配置为判断计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对延迟锁定环输出第二电平信号；延迟锁定环被配置为在接收到第一电平信号时，将接收到的时钟信号延迟后作为使能信号输出至栅极驱动电路，使栅极驱动电路根据时钟信号对在预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到第二电平信号时，停止对栅极驱动电路输出使能信号，使栅极驱动电路对在预设阈值范围之外的各行栅线停止输出栅极驱动信号，由此实现了对特定范围内栅线的逐行扫描。

附图说明

图1至图6分别为本发明实施例提供的栅极驱动芯片的结构示意图；

图7为本发明实施例提供的控制电路的驱动方法的流程图；

图8为本发明实施例提供的检测装置的结构示意图；

图9为本发明实施例提供的栅极驱动芯片的工作时序图。

具体实施方式

下面结合附图，对本发明实施例提供的控制电路及其驱动方法、栅极驱动芯片、检测装置的具体实施方式进行详细的说明。需要说明的是本说明书所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合；此外，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明实施例提供的一种栅极驱动芯片，如图1至图6所示，包括控制电路001和栅极驱动电路002，且控制电路001用于控制栅极驱动电路002。

具体地，本发明实施例提供的栅极驱动芯片中，如图1所示，控制电路001包括：延迟锁定环(delaylockloop，dll)101、组合逻辑译码器(combinationallogicdecoder)102和x进制计数器(xcarrycounter)103；

x进制计数器103被配置为在每帧时间内计算接收到的时钟信号s的脉冲个数，并将计数结果输出至组合逻辑译码器102；

组合逻辑译码器102被配置为判断计数结果是否在预设阈值范围[m,n]内，若是，则对延迟锁定环101输出第一电平信号，若否，则对延迟锁定环101输出第二电平信号；具体地，第一电平信号可以为高电平信号，第二电平信号可以为低电平信号；当然，在实际应用时，第一电平信号也可以为低电平信号，第二电平信号为高电平信号，在此不做限定。以下均以第一电平信号可以为高电平信号，第二电平信号可以为低电平信号为例进行说明；

延迟锁定环101被配置为在接收到第一电平信号时，将接收到的时钟信号s延迟后作为使能信号oe输出至栅极驱动电路002，使栅极驱动电路002根据时钟信号s(具体作为栅极移动参考信号cpv)对在预设阈值范围[m,n]内的各行栅线逐级输出栅极驱动信号；在接收到第二电平信号时，停止对栅极驱动电路002输出使能信号oe，使栅极驱动电路002对在预设阈值范围[m,n]之外的各行栅线停止输出栅极驱动信号。

由上述描述可知，在本发明实施例提供的上述栅极驱动芯片中，通过控制电路001的延迟锁定环101、组合逻辑译码器102和x进制计数器103的相互配合，使得控制电路001可控制栅极驱动电路002仅向预设阈值范围[m,n]内的各行栅线逐级输出栅极驱动信号，来实现对第m条栅线至第n条栅线的逐行扫描，因此，实现了对特定范围内的栅线的逐行扫描。

在具体实施时，在本发明实施例提供的上述栅极驱动芯片中，为减少一帧的扫描时间，提高帧率(fps)，如图2所示，控制电路001还可以包括：时钟控制模块104；

组合逻辑译码器102还被配置为在对延迟锁定环101输出第一电平信号或第二电平信号的同时，对时钟控制模块104输出相同的第一电平信号或第二电平信号；

时钟控制模块104被配置为根据接收到的时钟信号端发送的初始时钟信号clkin，生成第一时钟信号s1和第二时钟信号s2，时钟信号s包括第一时钟信号s1和第二时钟信号s2；在接收到第一电平信号时，将第一时钟信号s1输出至栅极驱动电路002、延迟锁定环101和x进制计数器103；在接收到第二电平信号时，将第二时钟信号s2输出至栅极驱动电路002、延迟锁定环101和x进制计数器103；其中，第一时钟信号s1的初始相位和第二时钟信号s2的初始相位一致，第二时钟信号s2的频率是第一时钟信号s1的频率的偶数倍。

进一步地，在本发明实施例提供的上述栅极驱动芯片中，如图3所示，时钟控制模块104，具体可以包括：锁相环(phaselockloop,pll)1041和全局时钟选择缓冲器(bufgmux)1042；

锁相环1041被配置为根据接收到的初始时钟信号clkin，生成第一时钟信号s1和第二时钟信号s2并输出至全局时钟选择缓冲器1042；

全局时钟选择缓冲器1042被配置为在接收到第一电平信号时，将第一时钟信号s1输出至栅极驱动电路002、延迟锁定环101和x进制计数器103；在接收到第二电平信号时，将第二时钟信号s2输出至栅极驱动电路002、延迟锁定环101和x进制计数器103。

在具体实施时，在本发明实施例提供的上述栅极驱动芯片中，为保证使能信号oe与时钟信号s的相位一致，如图4所示，控制电路001还可以包括：非门105；

全局时钟选择缓冲器1042具体被配置为在接收到第一电平信号时，将第一时钟信号s1输出至栅极驱动电路002、延迟锁定环101和非门105；在接收到第二电平信号时，将第二时钟信号s2输出至栅极驱动电路002、延迟锁定环101和非门105；

非门105被配置为对接收到的包括第一时钟信号s1和第二时钟信号s2的时钟信号s的边沿取反后输出至x进制计数器103。

在具体实施时，在本发明实施例提供的上述栅极驱动芯片中，为保证初始时钟信号clkin的低抖动和延时，如图5所示，控制电路001还可以包括：输入时钟缓冲器(ibufg/ibufgds)106；

输入时钟缓冲器106被配置为对接收到的初始时钟信号clkin进行缓冲处理后输出至时钟控制模块104；

锁相环1041具体被配置为根据接收到的缓冲处理后的初始时钟信号clkin，生成第一时钟信号s1和第二时钟信号s2。

在具体实施时，在本发明实施例提供的上述栅极驱动芯片中，如图6所示，x进制计数器103还被配置为在每帧时间内将初次计数结果输出至组合逻辑译码器102的同时，对栅极驱动电路002输出帧起始信号stv。

需要说明的是，本发明实施例提供的上述栅极驱动芯片中的控制电路001具体可基于现场可编程逻辑门阵列(fpga)进行实施。

相应地，针对本发明实施例提供的上述栅极驱动芯片中的控制电路001，本发明实施例还提供了一种驱动方法，如图7所示，包括：

s701、x进制计数器在每帧时间内计算接收到的时钟信号的脉冲个数，并将计数结果输出至组合逻辑译码器；

s702、组合逻辑译码器判断计数结果是否在预设阈值范围内，若是，则对延迟锁定环输出第一电平信号，若否，则对延迟锁定环输出第二电平信号；

s703、延迟锁定环在接收到第一电平信号时，将接收到的时钟信号延迟后作为使能信号输出至栅极驱动电路，使栅极驱动电路根据时钟信号对在预设阈值范围内的各行栅线逐级输出栅极驱动信号；在接收到第二电平信号时，停止对栅极驱动电路输出使能信号，使栅极驱动电路对在预设阈值范围之外的各行栅线停止输出栅极驱动信号。

此外，本发明实施例提供的上述栅极驱动芯片中，如图8所示，栅极驱动电路002，可以包括：x位移位寄存器(xbitshiftregister)201和电平转换器(xbitlevershifter)202；

x位移位寄存器201被配置为根据时钟信号s生成栅极驱动信号，并将栅极驱动信号输出至电平转换器202；具体地，x位移位寄存器201可由x个d触发器和若干门电路实现，所有的d触发器共用同一时钟端clk与同一复位端rst，且时钟信号端clk用于接入作为栅极移动参考信号cpv的时钟信号s，复位信号端rst用于接入帧起始信号stv；

电平转换器202被配置为在使能信号oe的控制下，将栅极驱动信号逐级输出至在预设阈值范围[m,n]内的各行栅线。

基于同一发明构思，本发明实施例还提供了一种检测装置，如图8所示，包括x射线平板探测器(fpxd)003，以及本发明实施例提供的上述栅极驱动芯片。

现有技术中，fpxd已成为x光探测的主流传感方式，如何实现剂量最小化一直是业内追求的一个重要指标；此外在fpxd工作在动态图像扫描模式下时，fpxd一整张数据非常大，但fpxd的尺寸是固定的，被探测的人体或物体部位通常只占一小部分，因而不仅增加了对被检者的不必要的x射线辐射量；而且得到的图像数据大部分数据是没有用的，占用了过多的数据通道带宽，加之采集系统传输数据的带宽通常有限，因此无法实现较高的fps。

而由上述描述可知，本发明实施例提供的上述栅极驱动芯片中的控制电路001，不仅可控制栅极驱动电路002对特定范围内的栅线进行逐行扫描，而且可减少一帧的时间，因此，在采用上述栅极驱动芯片驱动fpxd时，不仅实可现对fpxd中特定范围内的栅线的逐行扫描，还可快速扫描完一帧，从而减少了扫描时间，降低了通过人体或待检测物体的x射线剂量，并且，因得到的图像数据较少，降低了传输数据的大小，可实现高帧率动态图像传输。

为更好地理解本发明的技术方案，下面对图8所示的检测装置的具体工作过程进行详细介绍。

具体地，图8所示检测装置中栅极驱动芯片的工作时序图如图9所示。其中，s1表示第一时钟信号，s2表示第二时钟信号，decode表示组合逻辑译码器102输出的电平信号(具体地，脉冲电平信号部分为第一电平信号，非脉冲电平信号部分为第二电平信号)，cpv表示栅极移动参考信号，stv表示帧起始信号，oe表示使能信号，out1表示栅极驱动电路002未向x射线平板探测器003的第一条栅线g(1)输出栅极驱动信号，out2表示栅极驱动电路002未向x射线平板探测器003的第二条栅线g(2)输出栅极驱动信号，out3表示栅极驱动电路002未向x射线平板探测器003的第三条栅线g(3)输出栅极驱动信号，out(3)与o(m)之间的“…”表示栅极驱动电路002未向x射线平板探测器003的第三条栅线g(3)与第m条栅线g(m)之间的各条栅线输出栅极驱动信号，o(m)表示栅极驱动电路002向x射线平板探测器003的第m条栅线g(m)输出栅极驱动信号，out(m)与o(n)之间的“…”表示栅极驱动电路002向x射线平板探测器003的第m条栅线g(m)与第n条栅线g(n)之间的各条栅线逐级输出栅极驱动信号，o(n)表示栅极驱动电路002向x射线平板探测器003的第n条栅线g(n)输出栅极驱动信号，o(n)与o(x-1)之间的“…”表示栅极驱动电路002未向x射线平板探测器003的第n条栅线g(n)与第x-1条栅线g(x-1)之间的各条栅线输出栅极驱动信号，o(x-1)表示栅极驱动电路002未向x射线平板探测器003的第x-1条栅线g(x-1)输出栅极驱动信号，o(x)表示栅极驱动电路002未向x射线平板探测器003的第x条栅线g(x)输出栅极驱动信号。

具体地，在一帧时间内：

步骤一、输入时钟缓冲器106对时钟信号端的初始时钟信号clkin进行缓冲处理，保证初始时钟信号clkin的低抖动和延时后输出至时钟控制模块104的锁相环1041。

步骤二、锁相环1041根据所接收缓冲处理后的初始时钟信号clkin，生成包括第一时钟信号s1和第二时钟信号s2的时钟信号s，并将第一时钟信号s1和第二时钟信号s2输出至时钟控制模块104的全局时钟选择缓冲器1042，其中，第一时钟信号s1的初始相位和第二时钟信号s2的初始相位一致，第二时钟信号s2的频率是第一时钟信号s1的频率的偶数倍。

步骤三、全局时钟选择缓冲器1042和延迟锁定环101分别接收组合逻辑译码器102输出的第二电平信号。

步骤四、在第二电平信号的触发下，全局时钟选择缓冲器1042将第二时钟信号s2输出至栅极驱动电路002、延迟锁定环101和非门105。

步骤五、在第二电平信号的触发下，延迟锁定环101则不对栅极驱动电路002输出使能信号oe，致使栅极驱动电路002不对x射线平板显示器003的栅线的输出栅极驱动信号。

步骤六、非门105对接收到的包括第一时钟信号s1和第二时钟信号s2的时钟信号s(具体地，此时仅包括第二时钟信号s2)进行边沿取反后输出至x进制计数器103。

步骤七、x进制计数器103计算接收到的边沿取反后的时钟信号s的脉冲个数，并将计数结果输出至组合逻辑译码器102；并且，在将初次计数结果输出至组合逻辑译码器102的同时，对栅极驱动电路002输出帧起始信号stv。

步骤八、组合逻辑译码器102判断接收到的计数结果是否在预设阈值范围[m,n]内，若否，则对延迟锁定环101与全局时钟选择缓冲器1042输出第二电平信号，使得栅极驱动芯片重复上述步骤三至步骤七；若是，则对延迟锁定环101与全局时钟选择缓冲器1042输出第一电平信号。

步骤九、在第一电平信号的触发下，全局时钟选择缓冲器1042将第一时钟信号s1输出至栅极驱动电路002、延迟锁定环101和非门105。

步骤十、在第一电平信号的触发下，延迟锁相环101将接收到的第一时钟信号s1延迟后作为使能信号oe输出至电平转换电路202。

步骤十一、x位移位寄存器201根据接收到的作为栅极移动参考信号cpv的第一时钟信号s1生成栅极驱动信号，并将栅极驱动信号输出至电平转换器202。

步骤十二、电平转换器202在使能信号oe的控制下，对x射线平板探测器003上预设阈值范围[m,n]内的一条栅线(具体为第m条栅线)输出栅极驱动信号。

步骤十三、非门105对接收到的包括第一时钟信号s1和第二时钟信号s2的时钟信号s进行边沿取反后输出至x进制计数器103。

步骤十四、x进制计数器103计算接收到边沿取反后的时钟信号s的脉冲个数，并将计数结果输出至组合逻辑译码器102。

步骤十五、组合逻辑译码器102判断接收到的计数结果是否在预设阈值范围[m,n]内，若是，则对延迟锁定环101与全局时钟选择缓冲器1042输出第一电平信号。

重复执行步骤九至步骤十五，直至实现对x射线平板探测器003上预设阈值范围[m,n]内的各栅线逐级输出栅极驱动信号，实现局部扫描的功能。

并且，可以理解的是，在对第n条栅线输出栅极驱动信号的过程中，组合逻辑译码器102依然会对延迟锁定环101与全局时钟选择缓冲器1042输出第一电平信号，使得在对第n条栅线输出栅极驱动信号之后，仍需再次执行步骤九至步骤十四。之后组合逻辑译码器102判断接收到的计数结果不在预设阈值范围[m,n]内，则对延迟锁定环101与全局时钟选择缓冲器1042输出第二电平信号。

之后控制电路001重复执行步骤三至步骤七，直至栅极驱动电路002完成不对x射线平板探测器003的最后一条栅线输出栅极驱动信号这一动作为止。

由此，实现了一帧时间内对x射线平板探测器003上预设阈值范围[m,n]内的第m条栅线至第n条栅线的逐行扫描，以及未对预设阈值范围[m,n]之外的栅线进行扫描的功能。

值得注意的是，由图8可以看出，全局时钟选择缓冲器1042对非门105和栅极驱动电路002输出相同的时钟信号s，且输出至栅极驱动电路002的时钟信号s作为栅极移动参考信号cpv，并且因每个脉冲均具有上边沿和下边沿，使得边沿取反前后时钟信号s的脉冲个数相同，因此，x进制计数器103计算接收到的边沿取反后的时钟信号s的脉冲个数与图9栅极移动参考信号cpv的脉冲个数相同。

此外，由上述描述可知，本发明实施例提供的检测装置中，控制电路001可为栅极驱动电路002提供变频输出的栅极移动参考信号cpv和使能信号oe，具体表现为在需要扫描的位置慢速开启，而在其他位置则关闭使能信号oe并快速扫描。因此，一帧时间tframe＝(n-m)*ts1+[x-(n-m)]*ts2；其中，x表示x射线平板探测器上的栅线总数，n-m表示x射线平板探测器上第m条栅线至第n条栅线需要逐行扫描，ts1表示第一时钟信号s1的脉冲宽度，ts2表示第二时钟信号s2的脉冲宽度。可以理解的是，因仅需要逐行扫描第m条栅线至第n条栅线，故ts1可以与现有技术中扫描一条栅线所需时间相同；而其他不需要扫描的栅线则对应的时间ts2可则将现有技术中扫描一条栅线所需时间尽可能地压缩，从而最大化缩短一帧时间。一般地，ts1可以在40μs～120μs范围内，ts2保证在1μs或稍大于1μs即可。

综上，在本发明的技术方案中，通过控制电路001基于输入的单一时钟信号，输出变频时序，进而驱动栅极驱动电路002，从而控制x射线平板探测器003的驱动时序，实现了快速局部扫描的功能，降低了x射线剂量，实现了高帧率图像传输。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。