[0028]图1示出现有技术中的一种主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图；
[0029]图2A示出依据本发明一实施方式的主动矩阵有机发光二极管显示器的像素补偿电路工作于复位期间的状态示意图；
[0030]图2B示出图2A的像素补偿电路的关键信号在复位期间的时序波形图；
[0031]图3A示出图2A的像素补偿电路工作于补偿期间的状态示意图；
[0032]图3B示出图2A的像素补偿电路的关键信号在补偿期间的时序波形图；
[0033]图4A示出图2A的像素补偿电路工作于数据写入期间的状态示意图；
[0034]图4B示出图2A的像素补偿电路的关键信号在数据写入期间的时序波形图；
[0035]图5A示出图2A的像素补偿电路工作于点亮期间的状态示意图；以及
[0036]图5B示出图2A的像素补偿电路的关键信号在点亮期间的时序波形图。
【具体实施方式】
[0037]为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
[0038]图1示出现有技术中的一种主动矩阵有机发光二极管显示器的像素补偿电路的结构示意图。
[0039]参照图1，该像素补偿电路为一“2T1C”架构，这里的2T即薄膜晶体管Tll和薄膜晶体管T12，1C即为薄膜晶体管T12的栅极与源极之间所跨接的存储电容CU。亦即，术语“mTnC”表示薄膜晶体管的数目为m，存储电容的数目为n，m、η均为自然数。
[0040]其中，薄膜晶体管Tll的栅极电性连接至一扫描信号Scan，源极用于接收一数据电压信号，漏极与薄膜晶体管T12的栅极相连接。薄膜晶体管T12的源极电性连接至一公共电压0VDD，漏极经由有机发光二极管OLED连接至一接地电压0VSS。当驱动发光时，OVDD上面会有电流流过，由于面板上的OVDD连接至每一像素，且OVDD金属传输线本身具有阻抗，因而该OVDD对于不同的像素会存在差异。如前所述，由于不同像素间存在电流差异，即使接收相同的数据电压信号，流经OLED的电流也会不同，进而使面板显示不均匀。
[0041]图2A示出依据本发明一实施方式的主动矩阵有机发光二极管显示器的像素补偿电路工作于复位期间的状态示意图。图2B示出图2A的像素补偿电路的关键信号在复位期间的时序波形图。
[0042]参照图2A，本发明的像素补偿电路采用7T1C架构，其包括第一开关Tl、第二开关T2、第三开关T3、第四开关T4、第五开关T5、第六开关T6、第七开关T7以及存储电容Cl。例如，第一开关Tl至第七开关T7均为一 P型薄膜晶体管，当栅极施加低电平电压时，开关导通；当栅极施加高电平电压时，开关截止。
[0043]具体而言，第一开关Tl的栅极用以接收一控制信号Ctrl，第一开关Tl的漏极(或源极，下同)电性耦接至一第一电压0VDD。第一开关Tl的源极(或漏极，下同)电性耦接至节点Pl (如图2A的虚线框所示)。第二开关T2的栅极用以接收一扫描信号Scan，第二开关T2的漏极电性耦接至节点P2(如图2A的虚线所示)，第二开关T2的源极电性耦接至一数据电压Data。
[0044]第三开关T3的栅极用以接收上述控制信号Ctrl。第三开关T3的漏极电性耦接至节点P2( S卩，存储电容Cl的一端与第二开关T2的漏极的连接点)。第四开关T4的栅极电性耦接至节点Pl (即，第一开关Tl的源极)。第四开关T4的漏极电性耦接至第一电压0VDD，第四开关T4的源极电性耦接至第三开关T3的源极。
[0045]第五开关T5的栅极用以接收一第一发光脉冲信号EM1，第五开关T5的源极电性親接第四开关T4的源极。第五开关T5的漏极电性耦接至有机发光二极管OLED的阳极。第六开关T6的栅极用以接收上述控制信号Ctrl，第六开关T6的漏极电性耦接至第二开关T2的漏极以及第三开关T3的漏极。第七开关T7的栅极用以接收一第二发光脉冲信号EM2，第七开关T7的漏极电性耦接至第六开关T6的源极，第七开关T7的源极电性耦接至一参考电压Vref。其中，第二发光脉冲信号EM2与第一发光脉冲信号EMl具有一预设的相位差，例如第二发光脉冲信号EM2的上升沿时刻相对于第一发光脉冲信号EMl的上升沿时刻滞后相位差对应的时间期间。
[0046]存储电容Cl具有一第一端(即，节点Pl)和一第二端(即，节点P2)，存储电容Cl的第一端Pl电性耦接至第一开关Tl的源极和第四开关T4的栅极，存储电容Cl的第二端P2电性耦接至第二开关T2的漏极、第三开关T3的漏极以及第六开关T6的漏极。有机发光二极管OLED的阳极电性耦接至第五开关T5的漏极，其阴极电性耦接至一第二电压0VSS，其中，第二电压OVSS小于第一电压OVDD。
[0047]如图2B所示，当该电路工作在复位期间(reset per1d) 11时，扫描信号Scan为高电平信号，控制信号Ctrl为低电平信号，第一发光脉冲信号EMl为高电平信号，第二发光脉冲信号EM2为低电平信号。对应地，第一开关Tl、第三开关T3、第六开关T6和第七开关T7均处于开通状态，第二开关T2和第五开关T5均处于关断状态。此时，节点Pl的电压为第一电压OVDD，且节点P2的电压为参考电压Vref。
[0048]图3A示出图2A的像素补偿电路工作于补偿期间的状态示意图。图3B示出图2A的像素补偿电路的关键信号在补偿期间的时序波形图。
[0049]参照图3A和图3B，在复位期间结束后，像素补偿电路工作在补偿期间(compensat1n per1d) t2。此时，扫描信号Scan继续保持高电平信号，控制信号Ctrl也继续保持低电平信号，第一发光脉冲信号EMl仍然为高电平信号，第二发光脉冲信号EM2从低电平跳变为高电平。对应地，第一开关Tl、第三开关T3和第六开关T6均处于开通状态，第二开关T2、第五开关T5和第七开关T7均处于关断状态。此时，节点Pl的电压仍然为第一电压OVDD，而节点P2的电压从Vref充电至OVDD与Vth之和。
[0050]图4A示出图2A的像素补偿电路工作于数据写入期间的状态示意图。图4B示出图2A的像素补偿电路的关键信号在数据写入期间的时序波形图。
[0051]参照图4A和图4B，在补偿期间结束后，像素补偿电路工作在数据写入期间(datawriting per1d) t3。也就是说，本发明的像素补偿电路将补偿期间与数据写入期间相分离。此时，扫描信号Scan从高电平跳变为低电平信号，控制信号Ctrl从低电平跳变为高电平信号，第一发光脉冲信号EMl和第二发光脉冲信号EM2均保持高电平信号。对应地，第一开关Tl、第三开关T3、第五开关T5、第六开关T6和第七开关T7均处于关断状态，而第二开关T2处于开通状态。此时，节点Pl的电位从第一电压OVDD变为Data与Vth之差，而节点P2的电位从OVDD+Vth变为Data。
[0052]图5A示出图2A的像素补偿电路工作于点亮期间的状态示意图。图5B示出图2A的像素补偿电路的关键信号在点亮期间的时序波形图。
[0053]参照图5A和图5B，在数据写入期间结束后，像素补偿电路工作在点亮期间(emiss1n per1d) t4。此时，扫描信号Scan为高电平信号，控