M3漏端与第二电阻R2的另一端及恒流输出驱动 单元202连接；所述恒流输出驱动单元202包括多路恒流驱动通道，每路恒流驱动通道均与 输出电流镜像单元201连接，进一步的，所述每路恒流驱动单元201均包括第二运算放大器 OP2、第四晶体管M4及第三电阻R3,所述第二运算放大器OP2为斩波运算放大器，第二运算 放大器OP2的正向输入端与输出电流镜像单元201连接，第三电阻R3分别与第二运算放大 器OP2的反向输入端及第四晶体管M4的源端连接，第三电阻R3的另一端与地连接，第四晶 体管M4的栅端与第二运算放大器OP2的输出端连接，第四晶体管M4的漏端与恒流输出端 IOUTn连接。
[0012] 由于本例中输出电流镜像单元201与恒流输出驱动单元202中电阻为同一材质并 且成比例镜像，因此恒流驱动所输出电流能够精确放大输出电流单元所设定的参考电流。 同时恒流驱动通道利用斩波运算放大器实现高精度电流驱动电路，有效降低因各种工艺角 下运算放大器的失调电压所导致的输出电流失配及不准，以获得高精度电流输出，从而提 升LED显不屏幕的表达品质。
[0013] 具体的输出电流设定单元200与输出电流镜像单元201如图2所示，第一 参考电压输入端VREF与第一运算放大器0P1的正向输入端相连接，第一运算放大 器0P1的反向输入端则与第一电阻R1及第一晶体管Ml的源端连接，同时第一晶体 管Ml的栅端与第一运算放大器0P1的输出端连接，由于在运算放大器的作用下正 向输入端必须与反向输入端电压相等，否则运算放大器的输出端会通过调节第一 晶体管Ml的栅端使得在第一电阻R1上产生的反响输入端电压进行变化，由此第 一电阻R1上产生的压降等于VREF，所以流经第一晶体管Ml的电流可以表达为：
[0014] 同时，第二晶体管M2与第三晶体管M3组成电流镜，实现电流镜像，通过调节第三 晶体管M3与第二晶体管M2的m数比例来调节所得镜像电流大小，所以流经第三晶体管M3 及第二电阻R2的电流为：
丨此输出电流镜像单元201提供给恒 流输出驱动单元202的参考电压为：
[0015] 在第二运算放大器0P2的作用下，正向输入端电压应该等于反向输入端电压， 因此存在以下电压关系
通过将上述表达式化简可得：
[0016] 进一步的，由于R2与R3为同材质并且成比例镜像的电阻，因此输出电流主要受以 下因素影响：片内生成的第一参考电压VREF、第二晶体管M2与第三晶体管M3组成电流镜 的镜像比例m、芯片外用于设定电流的第一电阻R1和第二电阻R2与第三电阻R3的镜像比 例。
[0017] 进一步的，第二运算放大器0P2若采用传统运算放大器结构则会引入失调电压 VOS，为保证第二电阻R2与第三电阻R3的镜像比例严格遵循设计预期，也就是要求第二运 算放大器0P2的失调电压V0S足够小，由此第二运算放大器0P2采用斩波运算放大器结构。
[0018] 如图3所示，斩波运算放大器在正常工作时需要时钟信号控制其进行输入与输出 端的周期切换，以最大程度降低失调电压V0S对输出的影响，以使整个运算放大器的失调 电压V0S达到最低，同时改善程度与时钟信号的频率在一定范围内成正比并且该时钟信号 占空比应尽量接近50%。
[0019] 如图4所示，恒流驱动通道利用斩波运算放大器0P2实现高精度电流驱动电路，有 效降低因各种工艺角下运算放大器的失调电压V0S所导致的输出电流失配及不准，以获得 高精度电流输出
[0020] 以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本 发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例所 记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
【主权项】
1. 一种高精度电流驱动电路，其特征在于：包括输出电流设定单元、输出电流镜像单 元和恒流输出驱动单元，所述的输出电流设定单元与输出电流镜像单元连接，所述输出电 流镜像单元连接恒流输出驱动单元，所述的恒流输出驱动单元包含多路恒流驱动通道。2. 根据权利要求1所述的高精度电流驱动电路，其特征在于，所述输出电流设定单元 包括第一参考电压输入端、第一电阻、第一运算放大器及第一晶体管，所述第一参考电压输 入端与第一运算放大器正向输入端连接，第一电阻分别与第一运算放大器反向输入端及第 一晶体管的源端连接，第一电阻的另一端与地连接，第一运算放大器的输出端与第一晶体 管的栅端连接，第二晶体管的源端与低压电源输入端连接，第一晶体管的漏端与第二晶体 管的漏端、第二晶体管的栅端及输出电流镜像单元连接；所述输出电流镜像单元包括第三 晶体管及第二电阻，所述第三晶体管栅端与输出电流设定单元连接，第三晶体管源端与低 压电源输入端连接，第二电阻的一端与地连接，第三晶体管漏端与第二电阻的另一端及恒 流输出驱动单元连接；所述恒流输出驱动单元包括多路恒流驱动通道，每路恒流驱动通道 均与输出电流镜像单元连接。3. 根据权利要求1所述的高精度电流驱动电路，其特征在于，所述每路恒流输出驱动 单元均包括第二运算放大器、第四晶体管及第三电阻，所述第二运算放大器为斩波运算放 大器，第二运算放大器的正向输入端与输出电流镜像单元连接，第三电阻分别与第二运算 放大器的反向输入端及第四晶体管的源端连接，第三电阻的另一端与地连接，第四晶体管 的栅端与第二运算放大器的输出端连接，第四晶体管的漏端与恒流输出端连接。
【专利摘要】本发明提供了一种高精度电流驱动电路，包括输出电流设定单元、输出电流镜像单元和恒流输出驱动单元，所述的输出电流设定单元与输出电流镜像单元连接，所述输出电流镜像单元连接恒流输出驱动单元，所述的恒流输出驱动单元包含多路恒流驱动通道。输出电流设定单元、输出电流镜像单元和恒流输出驱动单元相连可有效降低因各种工艺角下运算放大器的失调电压所导致的输出电流失配及不准，以获得高精度电流输出，从而提升LED显示屏幕的表达品质。
【IPC分类】H05B37/02, G09G3/32
【公开号】CN105206226
【申请号】CN201510662776
【发明人】俞德军, 田志辉
【申请人】俞德军, 田志辉
【公开日】2015年12月30日
【申请日】2015年10月8日