Oled栅极驱动电路架构的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种OLED栅极驱动电路架构。
【背景技术】
[0002]有机发光二极管(Organic Light Emitting Display，OLED)显示器具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全彩显示等诸多优点，被业界公认为是最有发展潜力的显示器。
[0003]OLED显示器按照驱动方式可以分为无源矩阵型0LED(Passive Matrix OLED,PM0LED)和有源矩阵型OLED (Active Matrix OLED, AM0LED)两大类，即直接寻址和薄膜晶体管(Thin Film Transistor，TFT)矩阵寻址两类。其中，AMOLED显示器具有呈阵列式排布的像素，属于主动显示类型，发光效能高，通常用于高清晰度的大尺寸显示装置。
[0004]现有的用于OLED的3T1C像素驱动电路，包括一第一薄膜晶体管、一第二薄膜晶体管、一第三薄膜晶体管。其中，第一薄膜晶体管为开关薄膜晶体管，用于控制对有机发光二极管OLED的充电；第二薄膜晶体管为驱动薄膜晶体管；第三薄膜晶体管用于控制对有机发光二极管OLED的放电。通过控制第一薄膜晶体管和第三薄膜晶体管打开的时间来控制子场(Subframe)充电时间的长短，结合人眼对亮度的感知是时间上的积分原理，可使用数位电压(即两个Ga_a电压)来显示不同灰阶亮度影像。
[0005]如图1为现有的OLED栅极驱动电路架构的结构框图，包括OLED面板、栅极充电驱动电路、栅极放电驱动电路、源极驱动电路，所述栅极充电驱动电路和栅极放电驱动电路分别置于OLED面板的左右两侧，所述栅极充电驱动电路和栅极放电驱动电路由用不同的栅极驱动集成电路(Integrated Circuit，IC)实现。该OLED栅极驱动电路架构的优点是可以利用成熟的栅极驱动IC来实现。
[0006]但上述OLED栅极驱动电路架构需要两个栅极驱动IC来实现，硬件成本高；并且增加OLED面板的周边电路会导致面板边框变宽，加大了技术要求和成本。
【发明内容】
[0007]本发明的目的在于提供一种OLED栅极驱动电路架构，该架构仅采用一个栅极驱动集成电路即可实现栅极驱动电路的充电和放电过程，能够节省硬件成本，简化面板布线电路，并使面板边框变窄。
[0008]为实现上述目的，本发明提供一种OLED栅极驱动电路架构，包括:0LED面板、栅极充放电驱动电路、逻辑处理单元、及源极驱动电路；
[0009]所述栅极充放电驱动电路设于OLED面板的一侧，所述栅极充放电驱动电路设有多个输出端，每一输出端通过一信号线与所述逻辑处理单元电性连接；
[0010]所述逻辑处理单元设于所述OLED面板内，所述逻辑处理单元通过信号线接收栅极充放电驱动电路传来的扫描信号，并将所述扫描信号转换为放电扫描信号和充电扫描信号提供给OLED显示面板；
[0011]所述源极驱动电路与所述OLED面板相连，并向所述OLED面板提供数据信号。
[0012]所述OLED显示面板包括多个呈阵列排布的像素驱动电路，每一像素驱动电路均包括一个电容和三个薄膜晶体管。
[0013]所述逻辑处理单元包括:
[0014]第一输入缓冲器，所述第一输入缓冲器的输入端输入时钟信号，输出端电性连接全局缓冲器的输入端；
[0015]全局缓冲器，所述全局缓冲器的输出端电性连接第一 D触发器的C端与第二 D触发器的C端；
[0016]第二输入缓冲器，所述第二输入缓冲器的输入端输入复位信号，输出端电性连接第一查找表的输入端；
[0017]第一查找表，所述第一查找表的输出端电性连接第一 D触发器的CLR端与第二 D触发器的CLR端；
[0018]第三输入缓冲器，所述第三输入缓冲器的输入端输入扫描信号，输出端电性连接第一 D触发器的D端、第二查找表的第一输入端、第三查找表的第一输入端、及第四查找表的第二输入端；
[0019]第一 D触发器，所述第一 D触发器的CE端电性连接一恒压高电位，Q端电性连接于第二查找表的第二输入端；
[0020]第二查找表，所述第二查找表的第三输入端电性连接于第三查找表的第二输入端和第四查找表的第一输入端，输出端电性连接于第二 D触发器的D端；
[0021]第二 D触发器，所述第二 D触发器的CE端电性连接一恒压高电位，Q端电性连接于第二查找表的的第三输入端、第三查找表的第二输入端、及第四查找表的第一输入端；
[0022]第三查找表，所述第三查找表的输出端电性连接于第一输出缓冲器的输入端；
[0023]第一输出缓冲器，所述第一输出缓冲器的输出端输出第一输出信号；
[0024]第四查找表，所述第四查找表的输出端电性连接于第二输出缓冲器的输入端；
[0025]第二输出缓冲器，所述第二输出缓冲器的输出端输出第二输出信号。
[0026]所述第一输出信号和第二输出信号的周期为扫描信号周期的二倍，占空比为1/4，且脉冲位置与对应的扫描信号的脉冲同步；
[0027]所述第二输出信号与第一输出信号的脉冲位置不相互重叠。
[0028]所述第一输出信号与第二输出信号的其中一个作为充电扫描信号，另一个作为放电扫描信号。
[0029]所述第一输入缓冲器、第二输入缓冲器、第三输入缓冲器、全局缓冲器、第一输出缓冲器、及第二输出缓冲器均包括:第一至第六三级管、第一至第三二极管、及第一至第五电阻；
[0030]所述第一三级管的基极电性连接于第一电阻的一端，发射极电性连接于第一二极管的负极，集电极电性连接于第二三极管的基极；所述第二三级管的发射极电性连接于第三电阻的一端和第三三极管的基极，集电极电性连接于第二电阻的一端和第二二极管的正极；所述第三三极管的发射极电性连接于第三电阻的另一端和第五电阻的一端，集电极电性连接于第二二极管的负极和第四三极管的基极；所述第四三极管的发射极电性连接于第五电阻的另一端和第六三极管的基极，集电极电性连接于第四电阻的一端和第五三极管的基极；所述第五三极管的发射极电性连接于第三二极管的正极，集电极电性连接于第四电阻的另一端；所述第六三极管的发射极电性连接于第五电阻的一端，集电极电性连接于第三二极管的负极；所述第一、第二、第四电阻的另一端电性连接于电源电压；所述第一二极管的正极电性连接于所述第三电阻的另一端；
[0031]所述第一二极管的负极与所述第一三极管的发射极为输入端，所述第三二极管的负极和第六三极管的集电极为输出端；
[0032]所述输入端的输入信号的电位与所述输出端的输出信号的电位相同。
[0033]所述第一 D触发器、及第二 D触发器均包括第一至第六与非门；
[0034]所述第一与非门的第一输入端作为D触发器的CLR端，第二输入端电性连接于第三与非门的第一输入端，输出端电性连接于第二与非门的第一输入端；所述第二与非门的第二输入端与第三与非门的第二输入端电性连接共同作为D触发器的C端，第三输入端电性连接于第四与非门的第一输入端，输出端电性连接于第五与非门的第一输入端；所述第三与非门的第三输入端电性连接于第四与非门的输出端，输出端电性连接于第六与非门的第二输入端；所述第四