4)的第二输入端； 第一 D触发器(FDCEl)，所述第一 D触发器(FDCEl)的CE端电性连接一恒压高电位，Q端电性连接于第二查找表(LUT2)的第二输入端； 第二查找表(LUT2)，所述第二查找表(LUT2)的第三输入端电性连接于第三查找表(LUT3)的第二输入端和第四查找表(LUT4)的第一输入端，输出端电性连接于第二D触发器(FDCE2)的 D 端； 第二 D触发器(FDCE2)，所述第二 D触发器(FDCE2)的CE端电性连接一恒压高电位，Q端电性连接于第二查找表的(LUT2)的第三输入端、第三查找表(LUT3)的第二输入端、及第四查找表(LUT4)的第一输入端； 第三查找表(LUT3)，所述第三查找表(LUT3)的输出端电性连接于第一输出缓冲器(OBUFl)的输入端； 第一输出缓冲器(OBUFl)，所述第一输出缓冲器(OBUFl)的输出端输出第一输出信号(Gate_outl)； 第四查找表(LUT4)，所述第四查找表(LUT4)的输出端电性连接于第二输出缓冲器(0BUF2)的输入端； 第二输出缓冲器(0BUF2)，所述第二输出缓冲器(0BUF2)的输出端输出第二输出信号(Gate_out2)。4.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第一输出信号(Gate_outl)和第二输出信号(Gate_out2)的周期为扫描信号(Gatejn)周期的二倍，占空比为1/4，且脉冲位置与对应的扫描信号(Gate_in)的脉冲同步； 所述第二输出信号(Gate_out2)与第一输出信号(Gate_outl)的脉冲位置不相互重叠。5.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第一输出信号(Gate_outl)与第二输出信号(Gate_out2)的其中一个作为充电扫描信号，另一个作为放电扫描信号。6.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第一输入缓冲器(IBUFl)、第二输入缓冲器(IBUF2)、第三输入缓冲器(IBUF3)、全局缓冲器(BUFG)、第一输出缓冲器(OBUFl)、及第二输出缓冲器(0BUF2)均包括:第一至第六三级管(Q1-Q6)、第一至第三二极管(D1-D3)、及第一至第五电阻(R1-R5); 所述第一三级管(Ql)的基极电性连接于第一电阻(Rl)的一端，发射极电性连接于第一二极管(Dl)的负极，集电极电性连接于第二三极管(Q2)的基极；所述第二三级管(Q2)的发射极电性连接于第三电阻(R3)的一端和第三三极管(Q3)的基极，集电极电性连接于第二电阻(R2)的一端和第二二极管(D2)的正极；所述第三三极管(Q3)的发射极电性连接于第三电阻(R3)的另一端和第五电阻(R5)的一端，集电极电性连接于第二二极管(D2)的负极和第四三极管(Q4)的基极；所述第四三极管(Q4)的发射极电性连接于第五电阻(R5)的另一端和第六三极管(Q6)的基极，集电极电性连接于第四电阻(R4)的一端和第五三极管(Q5)的基极；所述第五三极管(Q5)的发射极电性连接于第三二极管(D3)的正极，集电极电性连接于第四电阻(R4)的另一端；所述第六三极管(Q6)的发射极电性连接于第五电阻(R5)的一端，集电极电性连接于第三二极管(D3)的负极；所述第一、第二、第四电阻(Rl、R2、R4)的另一端电性连接于电源电压(VCC);所述第一二极管(Dl)的正极电性连接于所述第三电阻(R3)的另一端； 所述第一二极管(Dl)的负极与所述第一三极管(Ql)的发射极为输入端(INPUT)，所述第三二极管(D3)的负极和第六三极管(Q6)的集电极为输出端(OUTPUT); 所述输入端(INPUT)的输入信号的电位与所述输出端(OUTPUT)的输出信号的电位相同。7.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第一D触发器(FDCEl)、及第二 D触发器(FDCE2)均包括第一至第六与非门(NADN1-NAND6); 所述第一与非门(NANDl)的第一输入端作为D触发器的CLR端，第二输入端电性连接于第三与非门(NADN3)的第一输入端，输出端电性连接于第二与非门(NAND2)的第一输入端；所述第二与非门(NAND2)的第二输入端与第三与非门(NAND3)的第二输入端电性连接共同作为D触发器的C端，第三输入端电性连接于第四与非门(NAND4)的第一输入端，输出端电性连接于第五与非门(NAND5)的第一输入端；所述第三与非门(NAND3)的第三输入端电性连接于第四与非门(NAND4)的输出端，输出端电性连接于第六与非门(NAND6)的第二输入端；所述第四与非门(NAND4)的第二输入端作为D触发器的D端；所述第五与非门(NAND5)的第二输入端电性连接于第六与非门(NAND6)的输出端；所述第六与非门(NAND6)的第一输入端电性连接于第五与非门(NAND5)的输出端并作为D触发器的Q端。8.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第二查找表(LUT2)包括:第一、及第二反相器(F1、F2)和第一、及第二与门(ANDUAND2); 所述第一反相器(Fl)的输入端作为第二查找表(LUT2)的第一输入端，输出端电性连接于第一与门(ANDl)的第一输入端；所述第二反相器(F2)的输入端作为第二查找表(LUT2)的第三输入端，输出端电性连接于第二与门(AND2)的第二输入端；所述第一与门(ANDl)的第二输入端作为第二查找表(LUT2)的第二输入端，输出端电性连接于第二与门(AND2)的第一输入端；所述第二与门(AND2)的输出端作为第二查找表(LUT2)的输出端。9.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第三查找表(LUT3)包括:第三反相器(F3)和第三与门(AND3); 所述第三反相器(F3)的输入端作为所述第三查找表(LUT3)的第二输入端，输出端电性连接于第三与门(AND3)的第二输入端；所述第三与门(AND3)的第一输入端作为所述第三查找表(LUT3)的第一输入端，输出端作为所述第三查找表(LUT3)的输出端。10.如权利要求3所述的OLED栅极驱动电路架构，其特征在于，所述第四查找表(LUT4)包括第四与门(AND4); 所述第四与门(AND4)的第一输入端作为所述第四查找表(LUT4)的第一输入端，第二输入端作为所述第四查找表(LUT4)的第二输入端，输出端作为所述第四查找表(LUT4)的输出端。
【专利摘要】本发明提供一种OLED栅极驱动电路架构，包括：OLED面板、栅极充放电驱动电路、逻辑处理单元、及源极驱动电路；栅极充放电驱动电路设于OLED面板的一侧，栅极充放电驱动电路设有多个输出端，每一输出端通过一信号线与逻辑处理单元电性连接；逻辑处理单元设于OLED显示面板内，逻辑处理单元通过信号线接收栅极充放电驱动电路传来的扫描信号，并将扫描信号转换为放电扫描信号和充电扫描信号提供给OLED面板；所述源极驱动电路与所述OLED面板相连，并向所述OLED面板提供数据信号，该架构仅采用一个栅极驱动集成电路即可实现栅极驱动电路的充电和放电过程，能够节省硬件成本，简化面板布线电路，并使面板边框变窄。
【IPC分类】G09G3/32
【公开号】CN105206225
【申请号】CN201510658752
【发明人】邝继木, 吴智豪, 胡厚亮
【申请人】深圳市华星光电技术有限公司
【公开日】2015年12月30日
【申请日】2015年10月12日