一时间段T期间具有第一电压电平(即，高电压电平)。
[0159]在时间t3和时间t4之间的时间段中，具有低电压电平的第二驱动信号GCK2可以基本同时施加到所有级的第二驱动块140。第一时钟信号CLK1和第二时钟信号CLK2具有高电压电平，从而多个第二驱动块140可以分别输出具有与第二驱动信号GCK2的时序基本相同的时序的第二中间信号0UT2。
[0160]例如，当第二驱动信号GCK2具有低电压电平时，第一节点N1具有高电压电平，第二节点N2具有低电压电平。上拉单元143可以至少部分地基于具有低电压电平的第二节点信号而至少部分地基于第二驱动信号GCK2产生低电压电平的第二中间信号0UT2。当第二驱动信号GCK2改变为高电压电平时，该高电压电平可以施加到第二节点N2，使得第二中间信号0UT2可以改变为高电压电平。
[0161]在时间t3，低电压电平的第二中间信号0UT2可以施加到多个缓冲块160，使得每个缓冲块160分别输出作为比第一电压电平低的第二电压电平的发射控制信号EM[1]、EM[2]……。在时间t3，第二输入单元162的第三晶体管T3导通，使得低DC电压VGL施加到缓冲块160的第一节点Q。保持单元163的第四晶体管T4导通，使得高DC电压VGH施加到缓冲块160的第二节点QB。因此，下拉单元165可以导通，使得发射控制信号EM[1]、EM[2]……被下拉为第二电压电平。这里，发射控制信号EM[1]、EM[2]……的下降沿可以与第二中间信号0UT2的下降沿基本同步。
[0162]如上所述，发射驱动器100中的多个级可以基本同时地接收第一驱动信号GCK1和第二驱动信号GCK2，从而多个级可以基本同时地输出发射控制信号EM[1]、EM[2]……。
[0163]时间段T的长度可以与第一驱动信号GCK1 (或第一中间信号0UT1)具有低电压电平的时间点和第二驱动信号GCK2 (或第二中间信号0UT2)具有低电压电平的时间点之间的时间间隔对应，在时间段T中发射控制信号EM[1]、EM[2]……具有第一电压电平(S卩，高电压电平)。例如，时间段T的长度与时间tl和时间t3之间的持续时间对应。因此，可以通过调节第一驱动信号GCK1和第二驱动信号GCK2的下降时序来控制发射控制信号的占空比。
[0164]图7是根据示例实施例的发射驱动器的框图。图8是示出包括在图7的发射驱动器的每个级中的缓冲块的示例的电路图。
[0165]除了缓冲块的下拉单元的构造之外，本示例实施例的发射驱动器和驱动发射驱动器的方法与参照图1至图6解释的发射驱动器和驱动发射驱动器的方法基本相同。因此，将使用相同的附图标记来指示与图1至图6的示例实施例中描述的部件相同或相似的部件，并将省略关于以上元件的任何重复性的解释。
[0166]参照图1、图2、图7和图8，发射驱动器200包括彼此连接的多个级ST1、ST2、ST3、
ST4......。
[0167]如图7中所示，级ST1、ST2、ST3、ST4……中的每个级包括第一时钟端CK1至第三时钟端CK3、第一驱动信号输入端GK1和第二驱动信号输入端GK2、第一输入端INU、第二输入端IND、第一中间信号输出端UP、第二中间信号输出端DN以及发射控制信号输出端EM。级ST1、ST2、ST3、ST4……中的每个级还可以包括高DC电压输入端VGH和低DC电压输入端VGLo
[0168]在一些实施例中，具有不同时序的第一时钟信号CLK1和第二时钟信号CLK2分别施加到第一时钟端CK1和第二时钟端CK2。例如，第二时钟信号CLK2是与第一时钟信号CLK1反相的信号。
[0169]第三时钟信号CLK3或第四时钟信号CLK4可以施加到缓冲块260中的第三时钟端CK3。例如，第三时钟信号CLK3施加到奇数级ST1、ST3……的第三时钟端CK3。相反，第四时钟信号CLK4可以施加到偶数级ST2、ST4……的第三时钟端CK3。在一些实施例中，第三时钟信号CLK3和第二时钟信号CLK2可以具有基本相同的时序，第四时钟信号CLK4和第一时钟信号CLK1可以具有基本相同的时序。
[0170]发射驱动器200的每个级可以包括第一驱动块120、第二驱动块140和缓冲块260。由于上面参照图2至图3B描述了第一驱动块120和第二驱动块140，因此将不再重复同样的描述。
[0171]如图8中所示，缓冲块260包括第一输入单元161和第二输入单元162、保持单元163、上拉单元164以及下拉单元166。
[0172]第一输入单元161可以至少部分地基于第一中间信号0UT1而向第一节点Q发送高DC电压VGH并至少部分地基于第一中间信号0UT1而向第二节点QB发送低DC电压VGL。
[0173]第二输入单元162可以至少部分地基于第二中间信号0UT2而向第一节点Q发送低DC电压VGL。
[0174]保持单元163可以至少部分地基于在第一节点Q施加的第一节点信号而保持在第二节点QB施加的第二节点信号。
[0175]上拉单元164可以至少部分地基于第二节点信号而上拉发射控制信号EM[1]。
[0176]下拉单元166可以至少部分地基于第一节点信号而下拉发射控制信号EM[1]。在一些实施例中，下拉单元166包括彼此串联连接的第一下拉晶体管T6和第二下拉晶体管T7。第一下拉晶体管T6可以包括连接到第一节点Q的栅电极、连接到第二下拉晶体管T7的漏电极的源电极以及连接到发射控制信号输出端EM的漏电极。第二下拉晶体管T7可以是二极管接法晶体管。第二下拉晶体管T7可以包括向其施加第三时钟信号CLK3的栅电极、连接到栅电极的源电极以及连接到第一下拉晶体管T6的源电极的漏电极。
[0177]在顺序发射模式下，当第一下拉晶体管T6导通时，下拉单元166可以下拉发射控制信号。第三时钟信号CLK3和第二时钟信号CLK2可以具有基本相同的时序。当第三时钟信号CLK3改变为低电压电平时，下拉单元166的电容器C2使第一节点Q自举(bootstrap)，从而第一节点Q的信号具有比所述低电压电平低的第二低电压电平。因此，可以加快发射控制信号的下降速度(即，下拉速度)。
[0178]第四时钟信号CLK4可以施加到与第一级ST1相邻的第二级ST2中的缓冲块的下拉单元。第四时钟信号CLK4和第一时钟信号CLK1可以具有基本相同的时序。例如，第三时钟信号CLK3施加到奇数级ST1、ST3……的第三时钟端CK3。相反，第四时钟信号CLK4可以施加到偶数级ST2、ST4……的第三时钟端CK3。
[0179]在同时发射模式下，第三时钟信号CLK3和第四时钟信号CLK4可以具有低电压电平。因此，第三时钟信号CLK3和第四时钟信号CLK4可以用作低DC电压VGL。
[0180]如上所述，当通过顺序发射模式驱动发射驱动器时，图7和图8的发射驱动器可以改善发射控制信号的下降速度。因此，可以改善图像质量。
[0181]图9是示出包括在图7的发射驱动器200的每个级中的缓冲块的另一示例的电路图。
[0182]除了缓冲块的保持单元的构造之外，本示例实施例的缓冲块与参照图7和图8解释的缓冲块基本相同。因此，将使用相同的附图标记来指示与图1至图8的示例实施例中描述的部件相同或相似的部件，并将省略关于以上元件的任何重复性的解释。
[0183]参照图9，缓冲块360包括第一输入单元161和第二输入单元162、第一保持单元163和第二保持单元167、上拉单元164以及下拉单元166。
[0184]第二保持单元167可以至少部分地基于在第二节点QB施加的第二节点信号来保持在第一节点Q施加的第一节点信号。第二保持单元167可以包括保持晶体管T8，保持晶体管T8具有连接到第二节点QB的栅电极、向其施加高DC电压VGH的源电极以及连接到第一节点Q的漏电极。
[0185]在第二节点QB施加的第二节点信号可以在被输出为第一电压电平(S卩，高电压电平)的发射控制信号EM[1]期间为低DC电压VGL，从而保持晶体管T8可以导通并且高DC电压VGH可以施加到第一节点Q。因此，即使缓冲块360包括具有大漏电流的晶体管，缓冲块360也可以通过第二保持单元167而稳定地操作。此外，下拉单元166可以在充足的时间段内截止。
[0186]如图9中所示，下拉单元166可以包括第一下拉晶体管T6和第二下拉晶体管T7。然而，下拉单元166的构造不限于此。例如，下拉单元166包括连接到低DC电压VGL的一个下拉晶体管。
[0187]图10是根据示例实施例的显示装置的框图。
[0188]参照图10，显示装置1000可以包括显示面板1100、时序控制器1200、扫描驱动器1300、数据驱动器1400和发射驱动器1500。
[0189]例如，显示装置1000为有机发光二极管(0LED)显示器。可选择地，显示装置1000可以为液晶显示器(LCD)。
[0190]显示面板1100可以显示图像。显示面板1100可以包括:多条扫描线S1至Sn ;多条数据线D1至Dm ;多条发射控制线E1至En ;以及连接到扫描线S1至Sn、数据线D1至Dm和发射控制线El至En的多个子像素1120。例如，子像素1120以矩阵形式形成。
[0191]时序控制器1200可以从诸如外部图形装置的图像源接收输入控制信号C0NT和输入图像信号DATA1。输入控制信号C0NT可以包括主时钟信号、垂直同步信号、水平同步信号和数据使能信号。时序控制器1200可以至少部分地基于输入图像信号DATA1而产生具有数字型式且与显示面板1100的操作条件对应的数据信号DATA2。另外，时序控制器1200可以至少部分地基于输入控制信号C0NT而产生用于控制扫描驱动器1300的驱动时序的第一控制信号C0NT1、用于控制数据驱动器1400的驱动时序的第二控制信号C0NT2和用于控制发射驱动器1500的第三控制信号C0NT3。时序控制器1200可以将第一控制信号C0NT1、第二控制信号C0NT2和第三控制信号C0NT3分别输出到扫描驱动器1300、数据驱动器1400和发射驱动器1500。
[0192]扫描驱动器1300可以包括通过扫描线S1至Sn分别将多个扫描信号输出到显示面板1100的多个扫描级。扫描驱动器1300可以至少部分地基于从时序控制器1200接收的第一控制信号C0NT1而向扫描线S1至Sn施加扫描信号。
[0193]数据驱动器1400可以通过数据线D1至Dm将多个数据信号输出到显示面板1100。数据驱动器1400可以至少部分地基于从时序控制器1200接收的第二控制信号C0NT2和数据信号DATA2而向数据线D1至Dm施加数据信号。
[0194]发射驱动器1500可以包括通过发射控制线E1至En将多个发射控制信号输出到显示面板1100的多个级。本示例实施例的级与参照图1至图9解释的级基本相同。发射驱动器1500可以至少部分地基于从时序控制器1200接收的第三控制信号C0NT3而向发射控制线E1至En施加发射控制信号。发射驱动器1500可以调节发射控制信号的输出，使得发射驱动器1500至少部分地基于发射模式(例如，同时发射模式和顺序发射模式)来控制子像素1120的光发射。
[0195]发射驱动器1500的多个级中的每个级可以包括:第一驱动块，接收第一输入信号、第一时钟信号和第二时钟信号以及第一驱动信号，其中，第一驱动块可以至少部分地基于第一输入信号和第一驱动信号而输出第一中间信号；第二驱动块，接收第二输入信号、第一时钟信号、第二时钟信号和第二驱动信号，第二驱动块还可以至少部分地基于第二输入信号和第二驱动信号而输出第二中间信号；以及缓冲块，接收第一中间信号和第二中间信号。第一驱动块还可以至少部分地基于第一中间信号和第二中间信号而输出一个发射控制信号。
[0196]第一驱动信号和第二驱动信号可以基本同时施加到所有级。
[0197]由于参照图1至图9解释了发射驱动器1500、第一驱动块、第二驱动块和缓冲块的构造和操作，因此将不再重复同样的描述。
[0198]当可以通过顺序发射模式驱动发射驱动器1500时，第一驱动信号和第二驱动信号可以具有高电压电平。因此，发射驱动器1500可以至少部分地基于第一时钟信号和第二时钟信号的时序而顺序地输出发射控制信号。这里，发射驱动器1500可以调节第一输入信号下降到低电压电平的时间点和第二输入信号下降到低电压电平的时间点之间的时间间隔，从而可以控制发射控制信号的占空比。例如，通过第一中间信号下降到低电压电平的时间点和第二中间信号下降到低电压电平的时间点之间的时间间隔来调节占空比。
[0199]当可以通过同时发射模式驱动发射驱动器1500时，第一时钟信号和第二时钟信号可以具有高电压电平。因此，发射驱动器1500可以至少部分地基于第一驱动信号和第二驱动信号的低电压电平而基本同时输出多个发射控制信号。这里，发射驱动器1500可以调节第一驱动信号下降到低电压电平的时间点和第二驱动信号下降到低电压电平的时间点之间的时间间隔，从而可以控制发射控制信号的占空比。例如，通过第一中间信号下降到低电压电平的时间点和第二中间信号下降到低电压电平的时间点之间的间隔来调节占空比。
[0200]如上所述，根据示例实施例的显示面板1000控制时钟信号和驱动信号的时序，使得发射驱动器1500选择性地且多样化地输出发射信号，从而在各发射模式下操作。因此，可以简化与发射模式对应的操作并可以改善图像质量。此外，通过缓冲块的电路配置和操作，可以改善发射控制信号的下降速度(S卩，下拉速度)。
[0201]另外，可以通过调节驱动信号(在同时发射模式下)的时序或输入信号(在顺序发射模式下)的时序来自由地控制占空比。
[0202]本实施例可以应用于通过同时发射模式和顺序发射模式驱动的任何显示装置以及包括该显示装置的任何系统。例如，所描述的技术可以应用于OLED显示器和LCD，或者其可以应用于电视机、计算机监视器、膝上计算机、数码相机、蜂窝电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、导航系统、视频电话，等等。
[0203]前面的描述是对示例实施例的说明性解释，其不被解释为示例实施例的限制。虽然已经描述了一些示例实施例，但本领域技术人员将容易理解的是，在实质上不脱离示例实施例的新教导和优点的情况下，可以在示例实施例中进行许多修改。因此，所有这样的修改意图包括在示例实施例的由权利要求限定的范围内。因此，要理解的是，前面的描述是对示例实施例的说明性解释，其不被解释为局限于所公开的特定实施例，对所公开的示例实施例的修改以及其它实施例意图包括在权利要求的范围内。发明构思由权利要求连同将要包括在权利要求中的权利要求的