第四晶体管Τ4的输入端接收所述固定电压源Vss，所述第四晶体管T4的输出端连接所述栅极信号点Q(n)。
[0042]所述自举电容电路300包括第一电容C1。所述第一电容C1的两端连接所述栅极信号点Q(n)以及所述第η级扫描线G (η)。
[0043]所述上拉电路400包括第五晶体管Τ5。所述第五晶体管Τ5的控制端连接所述第η-2级扫描线G (η-2)以及所述第η_2级启动信号线ST (η-2)，所述第五晶体管Τ5的输入端连接所述第五晶体管Τ5的所述控制端，所述第五晶体管Τ5的输出端连接所述栅级信号点Q(n) ο
[0044]所述下拉维持电路500包括第一下拉维持电路510以及第二下拉维持电路520。
[0045]所述第一下拉维持电路510包括第六晶体管Τ6、第七晶体管Τ7以及第八晶体管Τ80
[0046]所述第六晶体管Τ6的输入端连接所述固定电压Vss，所述第六晶体管Τ6的输出端连接所述栅级信号点Q(n)。所述第七晶体管T7的控制端接收第一低频信号LC1，所述第七晶体管T7的输出端连接所述第七晶体管T7的所述控制端。所述第八晶体管T8的控制端连接栅级信号点Q(n)，所述第八晶体管T8的输入端连接所述固定电压源Vss。
[0047]所述第二下拉维持电路520包括第九晶体管T9、第十晶体管T10以及第十一晶体管 T11。
[0048]所述第九晶体管T9的输入端连接所述固定电压Vss，所述第九晶体管T9的输出端连接所述栅级信号点Q(n)。所述第十晶体管T10的控制端接收第二低频信号LC2，所述第十晶体管T10的输出端连接所述第十晶体管T10的所述控制端。所述第十一晶体管T11的控制端连接栅级信号点Q(n)，所述第十一晶体管T11的输入端连接所述固定电压源Vss。
[0049]较佳地，所述第一低频信号LC1和所述第二低频信号LC2为两个反相的低频直流讯号，交替工作，用以保证栅极信号点Q(n)点以及第η级扫描线G(n)的低电位稳定。第η-2级的扫描线G (η-2)的输出跟第η_2级启动信号ST (η_2)信号连接，用于拉高栅极信号点Q(n)。在进行预充电的情况下，用所述第(η+2)级扫描线G(n+2)来辅助下拉所述第η级扫描线G(n)以及所述栅极信号点Q (η)。
[0050]图5，绘示根据图4的G0A单元40在图3的显示区域的实际显示的示意图。通过设计不同的的CK讯号，来改善tr1-gate色偏问题，同时也可以达到降低成本的效益。较佳地，所述多级时钟信号的占空部分均相等且不重叠。在本优选实施例中，假设m为4，即总共有4个时钟信号(CK1-CK4)，在每个周期中，所述4个时钟信号(CK1-CK4)的占空部份不重迭；假设η为12，即总共有12个像素行(G⑴-G(12))。时钟信号CK1-CK4的占空比设置为25%，当在扫描第η-2像素行时，第η-2级G0A单元会输出第(η_2)级启动信号线ST(η_2)，输出的第η-2级启动信号线ST(n-2)与第η级G0A单元连接，用于拉高第η级G0A单元的栅极信号点Q(n)，待第m级时钟讯号开启，第η级G0A单元开始输出gate波形，待第(η+2)GOA单元开始输出，第(η+2)级GOA单元的第(η+2)级扫瞄线G(n+2)以及第(η+2)级启动信号线ST(n+2)会把栅极信号点Q(n)和输出第(η)级扫瞄线G(n)拉低。实际操作方式如:
[0051]G1打开，G3的Q点电位被拉高，待G3打开，G1输出会被G (3)拉到低电位，即G(l)关闭，G(3)打开的同时，会将G(5)的Q点拉高，待G(5)打开，G(3)输出会被G(5)拉到低电位，电路依次往下传亦即，在本优选实施例中，第1、5、9级G0A单元40搭配第1级时钟信号CK1 ;第2、6、10级G0A单元40搭配第2级时钟信号CK2 ;第3、7、11级G0A单元40搭配第3级时钟信号CK3 ;第4、8、12级GOA单元40搭配第4级时钟信号CK4。且，较佳地，所述第一低频信号LC1和所述第二低频信号LC2每100帧切换一次方向。如附图所示，较佳地，所述4个时钟信号(CK1-CK4)的占空比的大小相同，所述时钟信号(CK1-CK4)的占空比与12个像素行(G⑴-G(12))的占空比大小相同。在扫描第η-2行像素时，同时开始扫描第η像素行，当在扫描第η+2像素行时，同时开始关闭第η像素行，举例而言，本优选实施例中，在扫描第1像素行G1时，同时开始扫描第3像素行G3，当在扫描第5像素行G5时，同时开始关闭第3像素行。这里也以L255黄色画面为例，垂直方向pixel的排列方式为RGB重复排列。从数据线的输出讯号可以看到，垂直方向写入不足的绿色像素G数量降低为现有技术的一半(请参考图2b)，能够有效的改善色偏。
[0052]综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
【主权项】
1.一种用于液晶显示设备的数组基板行扫描驱动(Gate Driver On Array ；G0A)电路，所述液晶显示设备包括多条扫描线，其特征在于，所述G0A电路包含: 多个G0A单元，相互级联为多级G0A单元，所述第η级G0A单元包括: 时钟电路，用于接收多级时钟信号的第m级时钟信号及用于连接第η级启动信号线以及所述多条扫描线的第η级扫描线； 下拉电路，用于连接栅级信号点、所述第η级扫描线、所述多条扫描线的第η+2级扫描线、第η+2级启动信号线以及固定电压源； 自举电容电路，用于连接所述栅极信号点以及所述固定电压源； 上拉电路，用于连接所述栅极信号点以及连接所述多条扫描线的第η-2级扫描线以及第η-2级启动信号线；以及 下拉维持电路，用于连接所述栅级信号点、所述固定电压源以及所述第η级扫描线； 其中所述m以及所述η为正整数。2.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，所述时钟电路包括: 第一晶体管，所述第一晶体管的控制端连接所述栅极信号点，所述第一晶体管的输入端接收所述第m级时钟信号，所述第一晶体管的输出端连接所述第η级扫描线；以及 第二晶体管，所述第二晶体管的控制端连接所述栅极信号点，所述第二晶体管的输入端连接所述第一晶体管的所述输入端，所述第二晶体管的输出端连接所述第η级启动信号线。3.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，每一所述m个时钟信号的占空比的大小相同。4.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，所述下拉电路包括: 第三晶体管，所述第三晶体管的控制端连接所述第η+2级扫描线以及所述第η+2级启动信号线，所述第三晶体管的输入端连接所述固定电压源，所述第三晶体管的输出端连接所述第η级扫描线；以及 第四晶体管，所述第四晶体管的控制端连接所述第η+2级扫描线以及所述第η+2级启动信号线，所述第四晶体管的输入端接收所述固定电压源，所述第四晶体管的输出端连接所述栅极信号点。5.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，所述自举电容电路包括: 第一电容，其两端连接所述栅极信号点以及所述第η级扫描线。6.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，所述上拉电路包括: 第五晶体管，所述第五晶体管的控制端连接所述第η-2级扫描线以及所述第η-2级启动信号线，所述第五晶体管的输入端连接所述第五晶体管的所述控制端，所述第五晶体管的输出端连接所述栅级信号点。7.如权利要求1所述的用于液晶显示设备的G0A电路，其特征在于，所述下拉维持电路包括第一下拉维持电路以及第二下拉维持电路； 所述第一下拉维持电路包括: 第六晶体管，所述第六晶体管的输入端连接所述固定电压，所述第六晶体管的输出端连接所述栅级信号点； 第七晶体管，所述第七晶体管的控制端接收第一低频信号，所述第七晶体管的输出端连接所述第七晶体管的所述控制端；以及 第八晶体管，所述第八晶体管的控制端连接栅级信号点，所述第八晶体管的输入端连接所述固定电压源； 所述第二下拉维持电路包括: 第九晶体管，所述第九晶体管的输入端连接所述固定电压，所述第九晶体管的输出端连接所述栅级信号点； 第十晶体管，所述第十晶体管的控制端接收第二低频信号，所述第十晶体管的输出端连接所述第十晶体管的所述控制端；以及 第十一晶体管，所述第十一晶体管的控制端连接栅级信号点，所述第十一晶体管的输入端连接所述固定电压源。8.如权利要求7所述的用于液晶显示设备的GOA电路，其特征在于，所述第一低频信号以及所述第二低频信号为反相的。9.如权利要求7所述的用于液晶显示设备的GOA电路，其特征在于，所述第一低频信号和所述第二低频信号每100帧切换一次方向。10.一种液晶显不设备，其包括如权利要求1至8任一的所述GOA电路。
【专利摘要】本发明公开一种用于液晶显示设备的数组基板行扫描驱动(Gate？Driver？On？Array；GOA)电路，所述液晶显示设备包括多条扫描线，所述GOA电路包含多个GOA单元。所述多个GOA单元相互级联为多级GOA单元，所述第n级GOA单元包括时钟电路、下拉电路、自举电容电路、上拉电路及下拉维持电路。用以改善Tri-gate的色偏问题并降低生产成本。
【IPC分类】G09G3/36
【公开号】CN105390115
【申请号】CN201510990552
【发明人】王笑笑, 杜鹏
【申请人】深圳市华星光电技术有限公司
【公开日】2016年3月9日
【申请日】2015年12月24日