以是相同或不同的，而本发明并不限于任一种实施方式。
[0094]根据本发明的一实施例，用以减少电压上升时间的二极管与电阻可被配置于控制芯片140内部或被配置于软性电路板102上，本发明并不限于任一种实施方式。
[0095]图15是显示根据本发明的一实施例所述的包含多个时钟产生电路的驱动电路的电路图范例。在此实施例中，驱动电路1500内的用以提供系统高电压VH与系统低电压VL的电压源以及存储电路(例如，包含电容C1的存储电路)可被多个用以在对应的输出节点Voutl?Voutn产生对应的时钟信号的时钟产生电路共用。多个时钟产生电路的开关SW1?Sffn可分别独立地由时序控制器或其他控制电路所控制。各电容性负载CL1?CLn代表接收对应的时钟信号的装置的负载。举例而言，电容性负载CL1可代表栅极驱动器的电容性负载、电容性负载CL2可代表源极解多工器的电容性负载、以此类推。
[0096]值得注意的是，如图15所示的在多个时钟产生电路之间共用电子元件的概念可被应用于上述的各个变化实施例。举例而言，以使用N个存储电容C1?CN的通用情况实施例中，N个存储电容C1?CN可如图15所示的电容C1被共用于多个时钟产生电路。在其他实施例中，例如图10与图11所示的使用电阻减少电压上升时间的情况，所述的电阻也可如图15所示的电容C1被共用于多个时钟产生电路。再举另一例，在例如图12与图14所示的使用二极管减少电压上升时间的实施例中，所述的二极管也可如图15所示的电容C1被共用于多个时钟产生电路。
[0097]图16A?图16C是显示在不同实施例中节点N1的模拟电压波形图范例。在图16A中，节点N1的电压根据图5所示的电路被模拟，其中VH = 1伏特，VH = 0伏特，节点N1的初始电压为0伏特，并且电容比值为C1/CL =10。在图16B中，节点N1的电压根据图5所示的电路被模拟，其中VH = 1伏特，VH = 0伏特，节点N1的初始电压为0伏特，并且电容比值为C1/CL= 100。在图16C中，节点N1的电压根据图10所示的电路被模拟，其中VH =1伏特，VH = 0伏特，节点N1的初始电压为0伏特，并且电容比值为C1/CL = 100。比较图16A与图16B，可看出电压偏移随着电容比值增加而降低。比较图16B与图16C，可看出当加入电阻时，电压的上升时间可被大幅缩短。值得注意的是，当加入二极管时，电压的上升时间也可被大幅缩短，并且根据图12所示的电路的模拟结果将类似于图16C所示的模拟结果Ο
[0098]图17Α?图17C是显示在不同实施例中节点Ν1与Ν2的模拟电压波形图范例。在图17Α中，节点Ν1的电压根据图7所示的电路被模拟，其中VH = 1伏特，VH = 0伏特，节点Ν1的初始电压为0伏特，节点Ν2的初始电压为0伏特，并且电容比值为Cl/CL = C2/CL =10。在图17B中，节点N1的电压根据图7所示的电路被模拟，其中VH = 1伏特，VH = 0伏特，节点N1的初始电压为0伏特，节点N2的初始电压为0伏特，并且电容比值为C1/CL =C2/CL = 100。在图17C中，节点N1的电压根据图11所示的电路被模拟，其中VH = 1伏特，VH = 0伏特，节点N1的初始电压为0伏特，节点N2的初始电压为0伏特，电容比值为C1/CL = C2/CL = 100，并且电阻的数量为3 (即，N = 2)。比较图17A与图17B，可看出电压偏移随着电容比值增加而降低。比较图17B与图17C，可看出当加入电阻时，电压的上升时间可被大幅缩短。值得注意的是，当加入二极管时，电压的上升时间也可被大幅缩短，并且根据图14所示的电路且当N = 2时的模拟结果将类似于图17C所示的模拟结果。
[0099]权利要求书中用以修饰元件的“第一”、“第二”、“第三”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或方法所执行的步骤的次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。
[0100]虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。
【主权项】
1.一种显示器装置，包括: 控制芯片，包括时钟产生电路，用以产生时钟信号；以及 存储电路，耦接至该时钟产生电路，并且包括第一电子元件， 其中在该时钟信号的下降沿，该时钟信号的电压以多个阶段自系统高电压下降至第一目标电压再下降至系统低电压，并且在该时钟信号的上升沿，该时钟信号的该电压以多个阶段自该系统低电压上升至该第一目标电压再上升至该系统高电压。2.如权利要求1所述的显示器装置，其中该第一电子元件为电容。3.如权利要求1所述的显示器装置，其中该时钟产生电路包括开关，该开关具有一端点耦接至用以输出该时钟信号的输出节点，以及另一端点选择性耦接至多个节点，其中所述节点至少包括用以提供该系统高电压的高电压节点、用以提供该系统低电压的低电压节点、以及耦接至该第一电子元件的第一节点。4.如权利要求1所述的显示器装置，其中该存储电路还包括第二电子元件，在该时钟信号的该下降沿，该时钟信号的该电压以多个阶段自该系统高电压下降至该第一目标电压、第二目标电压、再下降至该系统低电压，并且在该时钟信号的该上升沿，该时钟信号的该电压以多个阶段自该系统低电压上升至该第二目标电压、该第一目标电压、再上升至该系统高电压。5.如权利要求4所述的显示器装置，其中该时钟产生电路包括开关，该开关具有一端点耦接至用以输出该时钟信号的输出节点，以及另一端点选择性耦接至多个节点，其中所述节点至少包括用以提供该系统高电压的高电压节点、用以提供该系统低电压的低电压节点、親接至该第一电子元件的第一节点、以及親接至该第二电子元件的第二节点。6.如权利要求4所述的显示器装置，其中该第一电子元件与该第二电子元件为电容。7.如权利要求1所述的显示器装置，还包括串联耦接在用以提供该系统高电压的高电压节点与用以提供该系统低电压的低电压节点之间的第一电阻与第二电阻，其中该第一电阻与该第二电阻的第一连接点耦接至第一节点，该第一节点耦接至该第一电子元件。8.如权利要求4所述的显示器装置，还包括串联耦接在用以提供该系统高电压的高电压节点与用以提供该系统低电压的低电压节点之间的第一电阻、第二电阻与第三电阻，其中该第一电阻与该第二电阻的第一连接点耦接至第一节点，该第一节点耦接至该第一电子元件，该第二电阻与该第三电阻的第二连接点耦接至第二节点，该第二节点耦接至该第二电子元件。9.如权利要求1所述的显示器装置，还包括串联耦接在用以提供该系统高电压的一高电压节点与用以提供该系统低电压的低电压节点之间的至少一第一二极管与一第二二极管，其中该第一二极管与该第二二极管的第三连接点耦接至第一节点，该第一节点耦接至该第一电子元件。10.如权利要求4所述的显示器装置，还包括串联耦接在用以提供该系统高电压的高电压节点与用以提供该系统低电压的低电压节点之间的第一二极管、第二二极管与第三二极管，其中该第一二极管与该第二二极管的第三连接点耦接至第一节点，该第一节点耦接至该第一电子元件，并且该第二二极管与该第三二极管的第四连接点耦接至第二节点，该第二节点親接至该第二电子元件。
【专利摘要】一种显示器装置，包括控制芯片与存储电路。控制芯片包括用以产生一时钟信号的一时钟产生电路。存储电路耦接至时钟产生电路，并且包括一第一电子元件。在时钟信号的下降沿，时钟信号的电压以多个阶段自一系统高电压下降至一第一目标电压再下降至一系统低电压，并且在时钟信号的上升沿，时钟信号的电压以多个阶段自系统低电压上升至第一目标电压再上升至系统高电压。
【IPC分类】G09G3/3225
【公开号】CN105427801
【申请号】CN201510501391
【发明人】桥本和幸
【申请人】群创光电股份有限公司
【公开日】2016年3月23日
【申请日】2015年8月14日
【公告号】US20160055828