的一实施例的电路图；
[0037]图3为本实用新型的单级闸极驱动电路的多输出设计的时序图；
[0038]图4为本实用新型图2的下一级闸极驱动电路的多输出设计的电路图；
[0039]附图标记说明:1-第一单级闸极驱动电路；2-第二单级闸极驱动电路；3-第三单级闸极驱动电路；10_设定单元；11_驱动单元；12_设定单元；13_驱动单元；14_控制单元；15_抗噪声单元；16_保护单元;A-控制信号；B-控制信号；C-控制信号；CLK1-第一频率信号；CLK2-第二频率信号；CLK3-第三频率信号；CLK4-第四频率信号；D_控制信号；E-控制信号；F-控制信号；M1-第一设定组件；M2-第二设定组件；M3-驱动组件；M4-设定组件(在图式中出现，但说明书中并未点出)；M5-驱动组件；M6-晶体管；M7-晶体管；M8-晶体管；M9-第一晶体管；M10-第二晶体管；M11-第三晶体管；M12_第四晶体管；M13-晶体管；REF-参考电平；S0-起始信号；S1-第一扫描信号；S2_第二扫描信号；S3_第三扫描信号；S4-第四扫描信号；S5-第五扫描信号；S6-第六扫描信号；S7-第七扫描信号；Tl-第一区间；T2-第二区间；Τ3-第三区间；Τ4-第四区间；Τ5-第五区间；Τ6_第六区间；Τ7-第七区间；Τ8-第八区间；Τ9-第九区间；Τ10-第十区间；Τ11-第^^一区间；VDD_第一电源；VSS-第二电源。
【具体实施方式】
[0040]为使审查员对本实用新型的特征及所达成的功效有更进一步的了解与认识，谨佐以实施例及配合详细的说明，说明如后:
[0041]请参阅图1，为本实用新型的多级闸极驱动电路的串接的一实施例的图示。如图所示为多级闸极驱动电路1、2、3串接，且每一级闸极驱动电路1、2、3皆分别输出两个扫描信号S1-S6。本实用新型的第一闸级驱动电路I接收一起始信号S0、一第一频率信号CLKl与一第二频率信号CLK2产生一第一扫描信号SI与一第二扫描信号S2，第一扫描信号SI与第二扫描信号S2透过多个扫描线控制多个像素，其中第二扫描信号S2亦是一第二单级闸极驱动电路2的起始信号，同理第二单级闸极驱动电路2输出的扫描信号S4亦是第三单级闸极驱动电路3的起始信号。即是说，单级闸极驱动电路I若非第一级时，单级闸极驱动电路I同样会接收前一级闸级驱动电路的扫描信号作为起始信号SO。
[0042]请参阅图2，为本实用新型的单级闸极驱动电路I的多输出设计的一实施例的电路图。如图所示，第一单级闸极驱动电路I具有两个扫描电路，一第一扫描电路包含一设定单元10与一驱动单元11，一第二扫描电路包含一设定单元12与一驱动单元13。设定单元10接收起始信号SO与一第一电源VDD而产生一控制信号A，驱动单元11親接设定单元10并接收控制信号A与第一频率信号CLK1，控制信号A控制驱动单元11依据第一频率信号CLKl产生第一扫描信号SI，即是说，控制信号A与第一频率信号CLKl使驱动单元11产生第一扫描信号SI。第二扫描电路的设定单元12耦接第一扫描电路的驱动单元11，并接收第一扫描信号SI与第一电源VDD而产生一控制信号B。驱动单元13耦接设定单元12，并接收控制信号B与第二频率信号CLK2，控制信号B控制驱动单元13依据第二频率信号CLK2产生第二扫描信号S2，即是说，控制信号B与第二频率信号CLK2使驱动单元13产生第二扫描信号S2。如此本实用新型的第一单级闸极驱动电路I输出第一扫描信号SI与第二扫描信号S2，而为一单级闸极驱动电路的多输出设计。
[0043]复参阅图1与图2，第一扫描电路的设定单元10包含一第一设定组件Ml与一第二设定组件M2，第一设定组件Ml具有一输入端、一控制端及一输出端，输入端接收第一电源VDD，控制端接收起始信号S0，输出端耦接驱动单元11，第一设定组件Ml依据起始信号SO及第一电源VDD产生控制信号A。第二设定组件M2具有一输入端、一控制端及一输出端，输入端接收一第二电源VSS，控制端接收一第二单级闸极驱动电路2输出的一第三扫描信号S3，输出端耦接驱动单元11，第二设定组件M2依据第三扫描信号S3及第二电源VSS设定控制信号A，即是说，第三扫描信号S3将控制信号A设定为第二电源VSS的电平。若第二电源VSS的电平为一地电位，则第三扫描信号S3将控制信号A设定为地电位，如此第三扫描信号S3使控制信号A放电而降低为地电位，所以驱动单元11不会产生第一扫描信号SI。
[0044]再者，第一扫描电路的驱动单元11包含一驱动组件M3与一电容器Cl，驱动组件M3具有一输入端、一控制端及一输出端，输入端接收第一频率信号CLK1，控制端耦接设定单元10，输出端耦接第二扫描电路的设定单元12，驱动组件M3依据第一频率信号CLKl及控制信号A而产生第一扫描信号SI。如此，第一扫描电路的驱动单元11的输出端输出第一扫描信号SI，第一扫描信号SI耦接第二扫描电路的设定单元12，以使第二扫描电路产生第二扫描信号S2。
[0045]参阅图2，第一扫描电路还包含一电容器Cl，电容器Cl耦接于驱动组件M3的控制端与输出端之间。因此，当控制信号A未控制驱动组件M3导通时，电容器Cl的一第一端的电平为控制信号A的电平，当控制信号A控制驱动组件M3导通时，电容器Cl的一第二端的电平为第一频率信号CLKl的电平，而且电容器Cl的第一端的电平改为控制信号A的电平加上第一频率信号CLKl的电平。如此，当第一频率信号CLKl为一高电平时，电容器Cl的第一端为控制信号A的电平加上第一频率信号CLKl的电平；即电容器Cl依据控制信号A及第一频率信号CLKl提升第一扫描信号SI的电平。
[0046]承接上述，当第一频率信号CLKl为一低电平(例如:一地电位)时，电容器Cl的第一端为控制信号A的电平。即是说，驱动组件M3的控制端会依据第一频率信号CLKl提升电平或降低电平而产生第一扫描信号SI，或者可以说本实用新型的单级闸极驱动电路I利用驱动单元11、13就可以完成扫描线的充电与放电工作，而大幅减少电路面积并提升对扫描线的充电速度。
[0047]此外，如图2所示，第一扫描电路的控制信号A仅需要控制驱动组件M3而无须控制驱动组件M5，第二扫描电路的控制信号B同样仅需要控制驱动组件M5而无须控制其它驱动组件，所以本实用新型的单级闸极驱动电路I的输出负载较低，以至于单级闸极驱动电路I的输出能力较好。
[0048]复参阅图2，本实用新型的单级闸极驱动电路I具有一抗噪声电路，抗噪声电路耦接第一扫描电路及第二扫描电路，并接收第一频率信号CLKl以降低第一扫描电路I的噪声及第二扫描电路的噪声，此处所指发生噪声的地方为驱动组件M3、M5的控制端与输出端的噪声。抗噪声电路包含一控制单元14、抗噪声单元15与一保护单元16，控制单元14接收第一电源VDD、第一频率信号CLKl及控制信号A。
[0049]承接上述，控制单元14包含多个晶体管M6-M8，第一电源VDD控制晶体管M7处于导通状态，第一频率信号CLKl控制晶体管M6为导通或截止状态，同样的，控制信号A控制晶体管M8为导通或截止状态。其中，控制信号A控制晶体管M8导通时，控制信号C为参考电平REF，因此抗噪声电路未启用抗噪声工作，即是说，控