制信号A控制抗噪声电路未启用抗噪声工作。当控制信号A控制晶体管M8截止时，若第一频率信号CLKl控制晶体管M6导通，则控制信号C为第一电源VDD的电平，如此抗噪声电路启用抗噪声工作，即是说，第一电源VDD及第一频率信号CLKl控制抗噪声电路启用抗噪声工作。
[0050]参阅图2，抗噪声单元15包含一第一晶体管M9、一第二晶体管M10、一第三晶体管Mll与一第四晶体管M12，第一晶体管M9具有一输入端、一控制端及一输出端，输入端親接第一扫描电路的驱动单元11，控制端耦接控制单元14，输出端耦接一参考电平REF，第一晶体管M9使第一扫描电路的驱动单元11的一控制端的电平稳定于参考电平REF。第二晶体管MlO具有一输入端、一控制端及一输出端，输入端親接第一扫描电路的驱动单元11，控制端耦接控制单元14，输出端耦接参考电平REF，第二晶体管MlO使第一扫描电路的驱动单元11的输出端的电平稳定于参考电平REF。
[0051]承接上述，第三晶体管Mll具有一输入端、一控制端及一输出端，输入端耦接第二扫描电路的一驱动单元13，控制端耦接控制单元14，输出端耦接参考电平REF，第三晶体管Mll使第二扫描电路的驱动单元13的控制端的电平稳定于参考电平REF。第四晶体管M12具有一输入端、一控制端及一输出端，输入端耦接第二扫描电路的驱动单元13，控制端耦接控制单元14，输出端耦接参考电平REF，第四晶体管M12使第二扫描电路的驱动单元13的输出端的电平稳定于参考电平REF。即是说，当控制信号C控制驱动单元11、13的控制端与输出端为参考电平REF时，可以使驱动单元11、13的控制端与输出端的电位稳定而避免噪声的影响，如此扫描线将不会受到信号耦合的影响。
[0052]参阅图2，保护单元16可以为一晶体管M13，晶体管M13具有一输入端、一控制端及一输出端，输入端耦接第一晶体管M9、第二晶体管M10、第三晶体管Mll与第四晶体管M12，控制端接收一第三频率信号CLK3，输出端耦接参考电平REF。当第一频率信号CLKl与第二频率信号CLK2非为一参考电平时(例如:地电位)，第一频率信号CLKl与第二频率信号CLK2对扫描线会有耦合噪声，因此第三频率信号CLK3控制晶体管M13截止，使控制信号C维持于高电平，让第一扫描电路与第二扫描电路的输出维持于参考电平REF，而降低耦合噪声对扫描线的影响。
[0053]承接上述，反的，当第一频率信号CLKl与第二频率信号CLK2为一参考电平REF时，第一频率信号CLKl与第二频率信号CLK2对扫描线不会有耦合噪声，因此第三频率信号CLK3控制晶体管M13放电，使控制信号C改变为参考电平REF。即是说，本实用新型的保护单元16依据第三频率信号CLK3而周期性的将第一晶体管M9、第二晶体管M10、第三晶体管Mll与第四晶体管M12的控制端维持于参考电平REF，以避免耦合噪声。
[0054]基于上述，本实用新型的第一扫描电路与第二扫描电路共享一个抗噪声电路，而减少抗噪声电路的布局面积。再者，本实用新型的抗噪声电路会将驱动单元11、13的控制端与输出端进行重置而维持于参考电平REF，如此单级闸极驱动电路1、2、3可以减少重置组件的设置，而亦可以缩减布局面积。即是说，本实用新型的抗噪声电路同时做到抗噪声与重置的功能。故，本实用新型缩减闸极驱动电路的多处布局面积而达到窄边框的目的。
[0055]请参阅图3，为本实用新型的单级闸极驱动电路的多输出设计的时序图。此时序图为本实用新型单级闸极驱动电路的时序图，也就是说，图1的第一单级闸极驱动电路1、第二单级闸极驱动电路2及第三单级闸极驱动电路3的操作方式与时序皆可以参考图3。
[0056]于第一区间Tl，起始信号SO为高电平，第一设定组件Ml与晶体管M8为导通状态；如此，控制信号A的电平被充电至第一电源VDD的电平，且因为第一频率信号CLKl与第二频率信号CLK2为参考电平REF，不会有耦合噪声，所以控制信号C经由晶体管M8放电而为参考电平REF ;此时抗噪声电路未启用，且第一扫描信号SI与第一频率信号CLKl同样为参考电平REF。于第二区间T2，第一频率信号CLKl改变为高电平，且经由电容器Cl的充电而将控制信号A的电平提升为第一电源VDD的电平加上第一频率信号CLKl的电平，此时第一扫描信号SI亦可以提升至高电平，第一扫描信号SI并将扫描线充电至高电平；再者，第一扫描信号SI会控制第二扫描电路的晶体管M5导通，因此控制信号B的电平会提升第一电源VDD的电平；此时第一扫描电路与第二扫描电路工作中，所以抗噪声电路未启用抗噪声工作。
[0057]于第三区间T3，第一频率信号CLKl降低至参考电平REF，则控制信号A的电平降低至第一电源VDD的电平，且第一扫描信号SI降低为参考电平REF ;第二频率信号CLK2由参考电平REF改变为高电平，因此控制信号B的电平为第一电源VDD的电平加上第二频率信号CLK2的电平；此时第二扫描信号S2亦可以提升至高电平并充电扫描线；同理，第二扫描信号S2会控制下一级闸级驱动电路的设定单元。于第四区间T4，第二频率信号CLK2降低为参考电平REF，控制信号B的电平亦降低至第一电源VDD的电平，且第二扫描信号S2也降低至参考电平REF ;再者，因第三频率信号CLK3为高电平，所以第二单级闸极驱动电路2 (图1)的第三扫描信号S3提升至高电平，而第三扫描信号S3更控制第一扫描电路的第二设定组件M2，将控制信号A的电平从第一电源VDD的电平降低至第二电源VSS的电平(例如:参考电平REF)。
[0058]于第五区间T5，此时于第一单级闸极驱动电路I内控制信号B的电平维持于第一电源VDD的电平，而第四频率信号CLK4控制第二单级闸极驱动电路2产生第四扫描信号S4。于第六区间T6，此时第一频率信号CLKl周期性的又为高电平，并控制控制单元14的晶体管MlO导通，如此控制信号C的电平为第一电源VDD的电平；而且，由于第一单级闸极驱动电路I目前不工作，所以为避免第一频率信号CLKl对扫描线有耦合噪声，此区间不利用放电机制降低控制信号C的电平，并且控制信号C控制抗噪声单元15启用抗噪声工作，如此可以使驱动单元11、13的控制端与输出端为参考电平REF，而降低第一频率信号CLKl的耦合噪声。
[0059]于第七区间T7，第一频率信号CLKl为低电平(例如:参考电平REF)，则晶体管M6为截止状态，又第二频率信号CLK2周期性的又为高电平，但是控制信号C的电平并未经由放电而降低，所以抗噪声单元15仍执行抗噪声工作中，而第二频率信号CLK2并不会对扫描线有耦合噪声。于第八区间T8，第三频率信号CLK3控制晶体管M13导通，而将控制信号C的电平降低至参考电平REF，则抗噪声单元15停止执行抗噪声工作；再者，因此区间内第一频率信号CLKl与第二频率信号CLK2为低电平，所以不会有耦合噪声，而无须启用抗噪声工作。后续第九区间T9至第十一区间Tll如前述第五区间T5至第七区间T7的说明，于此不再覆述。
[0060]由上述说明可以得知，显示器的多个单级闸极驱动电路1、2、3，于运作时，第三频率信号CLK3同时控制单级闸极驱动电路1、2、3的第一单级闸极驱动电路I放电与第二单级闸极驱动电路2充电，第一频率信号CLKl同时