专利名称：电子束掩膜、掩膜制造方法和曝光方法
技术领域：
本发明涉及电子束掩膜、掩膜制造方法和曝光方法。具体地说，涉及一种电子束间歇式投影曝光过程中所用的电子束掩膜，所述掩膜的制造方法和曝光方法。
常规而言，利用电子束(以下简称EB)理想分辨率的电子束照相制版技术特别用于直接绘制设计线条宽度极小的图样，主要用于预备试验生产。
虽然这种电子束直接绘图技术能够绘制很细的设计图样，但其缺点在于，在使用点束法，即电子束直接绘图设备扫描绘图点束沿一条线的情况下，当图样面积增大时，会使其生产率下降。
为克服这种缺点，开发出可变矩形电子束直接绘图设备。
这种可变矩形电子束直接绘图设备将具有适当加宽面积之电子束用于矩形孔径，并将该电子束极化，进入设在下面的另一孔径中，从而得到各种尺寸的绘图用矩形电子束。与点束型EB直接绘图设备相比，这可以大大提高生产率。
然而，这种与点束型EB直接绘图设备相比提高生产率的可变矩形EB直接绘图设备的缺点在于，当绘制具有特殊端部比例之复杂装置的图样时，拍摄量增加，它的生产率会降低。
为了解决这个缺点，提高生产率，开发出一种特殊的间歇式曝光方法，用于可重复地使用掩膜进行绘图，其中实现多次重复部分装置的图样。此外，开发一种完整的间歇式曝光方法，用于使用掩膜一次绘制一幅完整的设计全部，其中实现所述完整的设计。
这些间歇式曝光方法能够利用较高的电子束分辨率，得到具有极好生产率的曝光(绘图)。
在这些间歇式曝光方法中，图13中所示的模板掩膜20通常被用作绘制装置图所需的EB曝光掩膜(以下可简称电子束掩膜)。
模板掩膜20包括具有孔径22的模板部分21，所示孔径与根据设计图样所设计的图样对应；由SiO2制成的连接部分23；由Si制成的支撑柱体24，它从连接部分23伸出。
这里通过与所设计的图样对应地蚀刻Si薄膜绘图而形成模板部分21的孔径22。电子束的电子只能通过孔径22，而不能通过模板部分21(除孔径22以外的部分)，从而保证对比。
然而，这种间歇式曝光方法的问题在于，不能制成如图14所示的特殊装置图样(环形图样)所用的电子束掩膜。装置图样的图样区25具有环形曝光部分26所围绕的不曝光部分27。在这种情况下，不能形成盘式图样部分27，因为它未被任何部分所支撑。
另外，这种间歇式方法的问题在于可以制成特殊装置图样(片形图样)，但不能将其用于实际生产中，因为强度不够。
图15表示这样的图样。图样区25包括由准环形曝光部分26围绕的片形不曝光部分27。不曝光部分27只在一侧由支持部分(桥)28支撑，支撑不曝光部分27的强度也是不够的。因此，不曝光部分27易于引起图样变形，或者可能下落，而且这样的图样不能用于实际生产。
已经建议多种方法以解决这些问题。
作为第一种方法，建议过一种如图16所示的薄片掩膜29。这种薄片掩膜29包括由透过电子束电子的SiN制成的支撑膜30。在这种支撑膜30上，连续地分层形成由Cr制成的金属层31a和由W制成的金属层31b。这种多层膜具有与所设计的图样对应的孔径22。
不过，这种薄片掩膜29有许多问题。由于支撑膜30非常薄，重金属应力可能造成图样位置偏移。另外，由于制成支撑膜30，以覆盖透射电子束的整个区域和不透射电子束的整个区域，所以容易造成充电。
此外，支撑膜30的材料限于那些有足够强度的材料，以支撑环形围绕的金属层。这就是说，材料的选择范围很小。
也就是说，即使薄片掩膜，也不能完全解决环形问题和片形问题。
作为第二种方法，如图17所示那样，建议过一种呈模板掩膜20。在这种情况下，由多个支持部分28支撑矩形不曝光部分27。
但这种结果可能改变图样的结构，不适于得到准确的精细曝光。
作为第三种方法，在J.Vac.Sci.Techol.B11(1933)中建议过一种互补掩膜(未予描述)，其中把以设计图样为基础的装置图样分成多个掩膜。
采用这种互补掩膜时，图样摹绘者需重复EP的应用，使生产率降低。
于是，本发明的目的在于提供一种电子束掩膜，它能克服间歇式曝光法中的环形问题和片形问题，还提供一种电子束掩膜的制造方法，以及一种能够用电子束实现高质量曝光的曝光方法。
为实现上述目的，本发明提供一种具有与预定设计图样对应的多个孔径的，用于以电子束按间歇式投影曝光，其中，至少一个需要加固的孔径被填以由透射电子束材料制成的薄膜。
即使在按照设计图样之盘式图样的孔径使电子束掩膜的强度减弱的情况下，这种结构也可以提高电子束掩膜的强度。因此，能够保持盘式图样的较高尺寸精度。
至少一个孔径的形状围绕着一个孤立的模板部分，整个就像一个环形，或者几乎整体像一个有桥的环形，即具有使所述孤立的模板部分与模板的其它部分连接的桥。
这种结构可以解决与设计图样对应的盘式图样中所包含的环形图样和有桥环形图样(片形图样)的问题，同时能够给出不会影响曝光精度的电子束掩膜。
构成这种薄膜的材料可以是碳、碳化硅或氮化硅的混合物。
采用生产工艺中常用的材料，可以很容易地制造电子束掩膜，而且成本较低。
遮蔽电子束的模板部分可由金属制成。
这可以有效地抑制因电子在模板部分与薄膜部分之间的边界处的散射所致对比度的不充分。
本发明的另一方面提供一种电子束掩膜的制造方法，用于制造具有多个与预定设计图样对应之孔径的电子束掩膜，用于以电子束间歇投影曝光，所述方法包括以下步骤在至少一个需要加固的孔径下面制成氧化膜；在至少一个孔径内制成透过电子束的薄膜；在形成所述薄膜之后，除去所述氧化膜。
当给出氧化膜时，在形成薄膜期间，可以停止喷射电子，以使能够制成高质量的电子束掩膜。
形成薄膜的步骤可包括用比至少一个孔径形状大的表面图样在薄膜上制图。
这里假设所述薄膜填充所述孔径，并增大薄膜与孔径之间的物理结合强度。
所述电子束掩膜制造方法在形成薄膜的步骤之前还可以包括用于检测按照设计图样需要加固之孔径，即要填充薄膜之孔径的步骤，比如那些具有环形形状或有桥环形(片形)形状的孔径。
这能够解决环形图样的问题和片形图样的问题。由于选择性地在需要加固之孔径内，如那些具有环形形状或有桥环形形状的孔径内形成薄膜，所以能够克服曝光期间充电的问题。
本发明的再一方面提供一种使用电子束及上述电子束掩膜的间歇式投影曝光方法。
使用本发明的电子束掩膜能够实现高精度曝光和极好的生产率。
图1是本发明第一实施例电子束掩膜主要部分的放大剖视图；图2是本发明第一实施例电子束掩膜主要部分的放大主视图；图3是按照第二实施例的一种电子束掩膜制造方法的流程图；图4表示掩膜图样数据主要部分的放大引出端。图4(a)表示与环形图样相关的引出端，图4(b)表示与片形图样相关的引出端；图5表示正抗蚀层表面图样的放大引出端。图5(a)是环形图样的放大平面视图，图5(b)是片形图样的放大平面视图；图6是按照第二实施例的电子束掩膜制造方法整体第一步时电子束掩膜主要部分的放大剖面示意图；图7是按照第二实施例的电子束掩膜制造方法整体第二步时电子束掩膜主要部分的放大剖面示意图；图8是按照第二实施例的电子束掩膜制造方法整体第三步时电子束掩膜主要部分的放大剖面示意图；图9是按照第二实施例的电子束掩膜制造方法整体第四步时电子束掩膜主要部分的放大剖面示意图；图10是按照第二实施例的电子束掩膜制造方法整体第五步时电子束掩膜主要部分的放大剖面示意图；图11是按照第二实施例的电子束掩膜制造方法整体第六步时电子束掩膜主要部分的放大剖面示意图；图12是按照第二实施例的电子束掩膜制造方法整体最后一步时电子束掩膜主要部分的放大剖面示意图；图13是作为常规举例的模板掩膜主要部分的放大剖面示意图；图14是带环形图样的CAD图样主要部分的放大平面示意图；图15是带片形图样的CAD图样主要部分的放大平面示意图；图16是适应环形图样所用常规薄片掩膜主要部分的放大剖视图；图17是普通用于适应环形图样的具有支持部分的模板掩膜的放大平面主视图。
以下将参照附图描述本发明几种具体实施例的电子束掩膜、掩膜的制造方法和曝光方法。图1是本发明第一实施例电子束掩膜主要部分的放大剖视图。
本图中的电子束掩膜1包括具有环形开口部分4的模板部分2、置入开口部分4内用以围绕不曝光部分3的薄膜(下称薄片)5，和自模板伸出的支撑柱。
如图2所示，这里的不曝光部分3被环形开口部分4所围绕，它受到置入开口4内的薄片5的支撑。
另外，薄片5由电子束散射几率较低的材料制成，以使电子束能够以很小的散射角穿过薄片5。
作为薄片5的优选材料，这里可以举出碳(C)、碳化硅(SiC)的混合物，或者碳(C)、氮化硅(SiN)的混合物。这些材料通常被用于半导体制品中，不需要特别的处理，能够以低成本制造电子束掩膜1。
此外，模板部分2最好用能够完全遮蔽电子束的金属制成，能够在薄片5与模板2之间得到明显的边界对比度。
因此，第一实施例的电子束掩膜1包括只置入模板开口部分的薄片5，用以解决环形问题和片形问题。与包括排布在整个模板上的薄片的常规实例相比，在解决环形问题和片形问题的同时，它还能够抑制充电问题。
此外，在设计的图样需要特别高的精度或者需要附加强度时，通过在开口部分内形成薄片5，能够提高模板部分2的强度，并能保持装置图样的尺寸精度。下面将给出有关本发明第二实施例的电子束掩膜制造方法的说明。
图3是表示按照第二实施例的一种电子束掩膜制造方法的流程图。
该流程图表示一种包括克服环形问题和片形问题的制造方法。
在步骤S1，送入制造电子束掩膜所不可缺少的以设计图样为基础的掩膜图样数据。
继而在步骤S2，从所述掩膜图样数据检测如图4所示的环形问题图样和片形问题图样。这里最好准备一个检测这些图样的软件，并由计算机进行检测，从而减少设计时间。
应予说明的是，图4所示的图样只是举例，所示环形问题图样和片形问题图样并不只限于这些。图4(b)中的标号7表示支持部分(桥)。
根据测得的图样，在SiO2制成的坚固掩膜上实行绘制抗蚀层。
接下去在步骤S3，使图样被折皱，以盖住与环形图样和片形图样相关的开口部分，同时按照盖住开口部分4的图样实行金属蚀刻。
这时，保持与环形问题和片形问题相关的不曝光部分不受到蚀刻。
再在步骤S4时，利用盖住开口部分的图样得到数据，用以产生DUV绘图时所要用的曝光掩膜，或者得到为EB曝光所用的EB直接绘图设备固有的EB格式数据。
使用这种曝光掩膜或EB曝光的格式数据，埋入正抗蚀层，以形成表面图样。
如图5所示，这就是说，以比环形问题图样和片形问题图样的开口4的开口形状大的表面图样8埋入正抗蚀层。
往下在步骤S5，将环形问题图样和片形问题图样绘制成正抗蚀层。
这就是说，为了加强围绕不曝光部分3的开口部分4，绘制表面图样8的区域。
这就保证将薄膜埋入所述开口部分，增强薄膜与开口部分之间的物理结合强度。
继而在步骤S6，选择透射电子束的材料，埋制成开口部分的抗蚀层。
于是，电子束可透射抗蚀层，即薄片5。
接着在步骤S7实行表面蚀刻，并除去抗蚀层。
以此，薄片5的上表面成为平坦的，与模板部分2相邻，而无任何阶梯部分。
接下去在步骤S8，对背面实行绘图。进而在步骤S9，对背面实行蚀刻，除去部分Si晶片，形成支撑柱6。
再往下在步骤S10，除去SiO2膜，并在步骤S11完成电子束掩膜。
于是，按照第二实施例的电子束掩膜制造方法可以制成能够克服环形问题和片形问题的电子束掩膜。这就是说，与常规提供支撑膜覆盖整个模板的例子相比，能够抑制充电问题。
以下将参照
与这种制造方法相应的制品举例。
首先有如图6所示者，在Si制成的晶片9表面上，依次叠层氧化膜10(SiO2)、金属层11和氧化硅膜(SiO2)或氮化硅膜(SiN)制成的坚固掩膜12。
这里，在与金属蚀刻(金属蚀刻率/抗蚀层蚀刻率)有关的抗蚀层选择比率较低的情况下，使用最外面的坚固掩膜12。因此，在蚀刻时的抗蚀层选择比率较高时，就无需形成坚固掩膜12。
如图7所示，第二步加上一层抗蚀层，形成主图样。用这层抗蚀层作为掩膜，对表面上的氧化硅膜或氮化硅膜实行蚀刻。然后除去抗蚀层，再从硅表面一侧对所述金属层实行蚀刻。
这一步对应于图3中的步骤S2和S3。
接下去如图8所述的第三步，将正抗蚀层13埋入已绘图之金属层11，并将诸如EB和DUV等激光束选择性地只加在已由另一软件析取的环形区域和片形区域(图5中所示表面图样8的区域)上。
这一步对应于图3中的步骤S4和S5。
相应地，在实行诸如酸蚀等显影过程时，就可以溶解环形图样区和片形图样区内的抗蚀层，以选择的方式留下开口部分。
继而如图9所示的第四步，通过只喷射环形图样区和片形图样区以选择的方式加给金属(C)透射的电子束。
这一步对应于图3中的步骤S6。
这里所埋入金属材料的深度由氧化膜10的顶部表面限定。
于是，就能制成高质量的电子束掩膜，其中不使C喷射受到散射。
以下如图10所示的第五步，使用蚀刻背面或CMP法(化学/机械抛光法)除去坚固掩膜12和部分伸出到金属层11上的金属透射电子束。进而，通过酸蚀等方法除去余下的正抗蚀层13。
这一步对应于图3中的步骤S7。
以下如图11所示的第六步，实行背面绘图并湿法蚀刻或干法蚀刻背面，以蚀刻晶片9作为支撑基板。
这一步对应于图3中的步骤S8和S9。
最后如图12所示，除去氧化膜10(SiO2)，完成所述电子束掩膜。
这一步对应于图3中的步骤S10和S11。
于是，按照第二实施例的电子束掩膜制造方法，可以制成电子束掩膜。
应予说明的是，在上述制造方法实例中，当在蚀刻金属层之后绘制环形图样区时，除所述环形图样区以外的区域受到正抗蚀层13的保护。当经受EB或DUV时，盖住该环形图样区的抗蚀层13减小它的分子量，而且在将其浸于显影液内时，还能被溶解。
在环形图样区内，抗蚀层的微小颗粒被硬化，以避免显影液和为形成薄膜所喷射的电子束透射材料的侵扰。
可以按多种方式使所述第二实施例改型。例如，当实现对金属层11的蚀刻时，使之被涂敷抗蚀层，可使整个图样区域受到抗蚀层的保护，从而能够得到一个开口的环形图样区域。只在这部分内，以化学过程除去抗蚀层保护图样。于是，能够防止电子束方式材料的侵扰。以下说明使用本发明电子束掩膜的本发明第三实施例给定的曝光方法。
本发明的一个便利之处在于提供使用所述电子束掩膜的曝光方法，能够高精度地曝光那种需要减小线条尺寸的精细图样，改善半导体器件的特性。
具体地说，这种需要可以得到满足，因为环形图样内不需要支持部分。
比如对于片形图样而言，可以防止电子束掩膜的变形或损伤，并能得到高精度的高质量曝光。
如上所述，本发明提供一种电子束掩膜，能够解决环形图样问题和片形图样问题。
进而，在这种电子束掩膜中，通过按电子散射程度方面有所差异的方式选择薄膜(薄片)材料和掩膜模板材料，可以得到清晰对比度的曝光。
此外，利用限制孔径截面，可以防止电子以大角度散射，从而使对比度清晰。
另外，按照本发明的电子束掩膜制造方法，以选择的方式将电子束透射材料置入环形图样或片形图中，从而解决所述环形图样问题和片形图样问题。
再有，由于无需形成大面积的发光材料薄膜，所述材料并非必须具有特殊的物理强度，因而，扩大了材料的选择范围，能够使电子束掩膜的成本适当。
还有，除环形图样或片形图样之外的孔径不被薄膜覆盖，能够有效地抑制产生充电。
本发明的曝光方法使用本发明的电子束掩膜，其中使环形图样或片形图样的孔径填以电子束透射材料，制成模板部分平面，防止因所述环形图样或片形图样而使掩膜强度降低。相应地就不存在随着时间的推移曝光精度变差的危险，能够得到高质量的曝光。
可按其它特定的形式实施本发明，而不致脱离本发明的精髓及基本特点。因此，从各方面讲，应将目前的实施例理解为说明性的，而非限制性的，本发明的范围由所附各权利要求限定，而非由前面的描述限定，而且与各权利要求等效意义和等效范围的各种变化被延伸为其中所包含者。
日本专利申请平-11-368719(1999.12.27申请)的全部叙述包含说明书。权利要求书、附图及总述作为整体按参考文献被结合于此中。
权利要求
1．一种电子束掩膜，具有与预定设计图样对应的多个孔径，用于以电子束按间歇式投影曝光，其特征在于，至少一个需要加固的孔径被填以由透射电子束材料制成的薄膜。
2．一种如权利要求1所述的电子束掩膜，其特征在于，至少一个孔径的形状围绕着一个孤立的模板部分，整个就像一个环形，或者几乎整体像一个有桥的环形，即具有使所述孤立的模板部分与模板的其它部分连接的桥。
3．一种如权利要求1所述的电子束掩膜，其特征在于，构成所述薄膜的材料是碳、碳化硅或氮化硅的混合物。
4．一种如权利要求2所述的电子束掩膜，其特征在于，构成所述薄膜的材料是碳、碳化硅或氮化硅的混合物。
5．一种如权利要求1所述的电子束掩膜，其特征在于，遮蔽电子束的模板部分由金属制成。
6．一种如权利要求2所述的电子束掩膜，其特征在于，遮蔽电子束的模板部分由金属制成。
7．一种如权利要求3所述的电子束掩膜，其特征在于，遮蔽电子束的模板部分由金属制成。
8．一种如权利要求4所述的电子束掩膜，其特征在于，遮蔽电子束的模板部分由金属制成。
9．一种电子束掩膜的制造方法，用于制造具有多个与预定设计图样对应之孔径的电子束掩膜，用于以电子束间歇投影曝光，所述方法包括以下步骤在至少一个需要加固的孔径下面制成氧化膜；在所述至少一个孔径内制成透过电子束的薄膜；在形成所述薄膜之后，除去所述氧化膜。
10．一种如权利要求9所述的电子束掩膜制造方法，其特征在于，所述形成薄膜的步骤包括以比至少一个孔径形状大的表面图样在薄膜上制图。
11．一种如权利要求9所述的电子束掩膜制造方法，其特征在于，所述方法在所述薄膜形成步骤之前，还包括用于检测按照设计图样需要加固之孔径，即要被填以所述薄膜之孔径的步骤。
12．一种如权利要求10所述的电子束掩膜制造方法，其特征在于，所述方法在所述薄膜形成步骤之前，还包括用于检测按照设计图样需要加固之孔径，即要被填以所述薄膜之孔径的步骤。
13．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求1限定的结构。
14．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求2限定的结构。
15．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求3限定的结构。
16．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求4限定的结构。
17．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求5限定的结构。
18．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求6限定的结构。
19．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求7限定的结构。
20．一种使用电子束及电子束掩膜的间歇式投影曝光方法，其特征在于，所述电子束掩膜具有权利要求8限定的结构。
全文摘要
本发明提供一种电子束掩膜,具有与预定设计图样对应的多个孔径,用于以电子束按间歇式投影曝光。至少一个需要加固的孔径,如那些具有环形或有桥环形(片形)的孔径被选择地填以由透射电子束材料制成的薄膜。
文档编号G03F1/20GK1302081SQ0013624
公开日2001年7月4日 申请日期2000年12月27日 优先权日1999年12月27日
发明者小日向秀夫, 山下浩 申请人:日本电气株式会社