专利名称：包括多个级联驱动器集成电路的显示装置的制作方法
技术领域：
本发明涉及一种显示装置，尤其涉及一种包括多个级联的驱动器IC(集成电路)的显示装置。
背景技术：
近来，显示板已经做得越来越大，并且由多个级联的驱动器IC驱动的显示装置引起了广泛关注。
通常已知的是如图12所示的在现有技术中典型配置的显示装置，例如，参考引用的日本专利文献1)。
图12所示的显示装置包括用于输出启动脉冲、视频信号和时钟的LCD控制器；以及多个驱动器IC，多个驱动器IC中的每一个都响应启动脉冲，捕获与时钟同步的视频数据，并且依据视频数据来驱动显示板。
驱动器IC响应从LCD控制器提供的启动脉冲，开始捕获数据，并且捕获与时钟信号同步的数据。一经完成数据捕获，驱动器IC就向下一个驱动器集成电路输出启动脉冲。
按照这种方式，一个驱动器IC产生去往下一级驱动器IC的启动脉冲，然后多个驱动器IC顺序地捕获数据并且驱动显示板。
日本公布的待审专利申请No.平11-194748在作为现有技术实例所示的液晶显示装置中，将数据、时钟和启动信号从LCD控制器提供给第一级驱动器IC，其中，针对一个水平周期只向第一级驱动器提供启动信号一次，而对于第二级和后续的驱动器IC，数据和时钟从LCD控制器中提供，启动信号从前级的驱动器IC中提供。因此，第二级和后续驱动器IC捕获与时钟信号同步并且基于由前级驱动器IC产生的启动信号的数据。针对第二级和后续驱动器IC，由于它们的传输路径实际上是相同的，因此，数据和时钟是同步的，但是数据/时钟和由驱动器内部电路产生的启动信号是不同步的。这导致当发生在数据/时钟和启动信号之间的定时未对准时捕获错误数据的问题。时钟频率越高，此问题就越为明显。
发明内容
因此，本发明的目的是提出一种显示装置，其中，要提供给驱动器IC的启动信号与数据和时钟脉冲同步，从而能够准确无误地对捕获来自LCD控制器的数据。
本发明的显示驱动器包括用于输出脉冲、数据和时钟的控制器；以及多个级联的驱动器，多个驱动器中的每一个包括用于接受启动脉冲的启动脉冲输入端子、用于接收数据的数据输入端子、用于接收时钟的时钟输入端子、用于输出接收到的启动脉冲的启动脉冲输出端子、用于输出接收到的数据的数据输出端子、用于输出接收到的时钟的时钟输出端子、以及用于响应与时钟同步的启动脉冲之一捕获已经输入的数据的内部电路。
根据这种配置，启动脉冲、数据和时钟由一个驱动器接收，并且通过驱动器传送到下一级驱动器，因此，信号通过并行路径传输，并且减小了相位未对准。
图1是本发明的显示装置的系统图。
图2是示出本发明的第一实施例的图。
图3是从第一实施例的控制器中输出的信号的定时图。
图4是在第一实施例的驱动器IC处的信号的定时图。
图5(A)示出了内部电路控制电路。
图5(B)示出了设置数据捕获电路。
图6是包括从第一实施例的控制器中输出的设置数据的信号的定时图。
图7是在第一实施例的驱动器IC处的信号的定时图。
图8是自识别电路配置图。
图9是示出本发明的第二实施例的图。
图10是示出了对本发明的第二实施例的修改实例的图。
图11是示出了对本发明的第一实施例的修改实例的图。
图12是示出了现有技术的显示装置的图。
具体实施例方式
下面将参考附图对本发明的优选实施例进行描述。将通过其说明性的实施例来更具体地描述本发明。
参考图1，将讨论本发明的第一优选实施例。
包括本发明的显示装置的系统由以下组件构成，所述组件包括诸如液晶或者等离子体显示器的显示板100；向显示板100提供像素数据的源驱动器101、用于驱动要由显示板100上的一个水平扫描行扫描的像素的门，并且向像素提供来自源驱动器101的数据的门驱动器102；向源驱动器101提供启动脉冲S、数据D和时钟C，并且向门驱动器102提供扫描水平同步信号等的控制器103。
源驱动器101由级联的驱动器IC 1011到101n组成。驱动器IC 1011从控制器103接收启动脉冲S、数据D和时钟C，将这些信号传输到驱动器IC 1012，然后驱动器IC 1012和后续驱动器IC从前级驱动器接收这些信号，并且将这些信号提供给后级驱动器IC，并且最终由驱动器IC101n接收这些信号。
如图2所示，驱动器IC 2011包括用于从控制器103接收启动脉冲的启动脉冲输入端子、用于接收数据的数据输入端子、用于接收时钟的时钟输入端子、内部电路2021、开关2031、用于向下一级驱动器2012输出启动脉冲的启动脉冲输出端子、用于输出数据的数据输出端子、以及用于输出时钟的输出端子。
通过驱动器IC和开关2031的内部接线，将启动脉冲从启动脉冲输入端子传输到启动脉冲输出端子，将数据从数据输入端子传输到数据输出端子，并且将时钟从时钟输入端子传输到时钟输出端子。注意，所有这些信号均不经过内部电路2021的路由而到达输出端子。因此，不丢失启动脉冲和数据/时钟之间的同步，而在类似的现有技术的装置中却可能会发生这种的同步的丢失，这是因为在现有技术的装置中，是在与数据/时钟的传输路径不同路径上提供启动脉冲。因而，提高了数据捕获的可靠性，并且能够实现驱动器集成电路对高时钟频率的鲁棒性。
下面将讨论第一实施例的显示装置的操作方式。
如上述所暗示的那样，驱动器IC不在它们内部产生启动脉冲。因此如图3所示，由控制器103产生启动脉冲，并传输到驱动器IC。例如，如果级联了N个驱动器IC，则控制器103以给定的间隔产生N个启动脉冲。
每一个驱动器IC都响应启动脉冲的上升沿捕获数据。更具体地说，在启动时钟上升之后，响应时钟脉冲的上升沿和下降沿捕获从控制器103传输的数据。因此，控制器103以如图3所示的定时输出时钟C、数据D和启动脉冲S。如果在启动脉冲上升之后直到在时钟脉冲的上升沿上捕获到数据需要时间余量(在高速率时钟的情况下)，可以在跟随前n个(n等于1或者更大)时钟脉冲之后的时钟脉冲的上升沿上捕获数据。
把从控制器103输出的时钟C、数据D和启动脉冲S提供给第一级驱动器IC 2011的时钟输入端子、数据输入端子和启动脉冲输入端子。驱动器IC 2011的内部电路2021捕获响应第一启动脉冲并且与时钟脉冲的两个边沿同步的数据。同时，将输入时钟、数据和启动脉冲传输到开关2031，而不通过内部电路路由。如图4所示，在接收到启动脉冲时，内部电路2021捕获响应启动脉冲并且与时钟脉冲边沿同步的输入数据，并且在已经捕获了预定数量的数据时，输出控制信号以启动开关2031。在已经捕获到预定数量的数据的定时，控制信号可以由内部电路2021中未示出的移位寄存器产生。在下一个启动启动脉冲到达之前，必须产生控制信号，最好是在比下一个启动脉冲的到达早几个时钟之前启动开关，其中包括时间余量。因此如图4所示，启动脉冲、数据和时钟的传输由开关2031控制，结果，将第二启动脉冲、要响应启动脉冲捕获的数据以及时钟提供给下一级驱动器IC 2012。
当输入启动脉冲(第二个)时，第一级驱动器IC 2011已经接收到数据，因此，必须对第一级驱动器IC 2011进行控制，而使其不由该启动信号重新触发。出于这个目的，为了控制将数据捕获到内部电路中，需要响应第一输入启动脉冲输出内部电路控制信号的电路。如图5(A)所示，这样的电路可以由S-R锁存器501和“或”门502形成，其中，所述的S-R锁存器501通过输入启动脉冲来设置，而“或”门502接收启动脉冲和S-R锁存器的输出，执行逻辑“或”，并且输出内部电路控制信号。在启动脉冲已经改变为高电平的定时，“或”门502输出高电平信号，以及在启动脉冲已经改变为高电平的定时，S-R锁存器501将其输出从低电平改变为高电平。结果，已经设置的S-R锁存器501的输出保持锁定为高电平的去往“或”门502的一个输入，直到在启动脉冲的高电平状态期间，输入了重置信号并将恒定高电平内部电路控制信号提供给内部电路。假定依据内部电路控制信号的电平改变来配置内部电路以使其操作，则可以控制内部电路，以使其依据第一输入启动脉冲捕获数据，而不依据下一个启动脉冲的输入来捕获数据。
此外，如图5(B)所示，通过使用自识别电路503和数据寄存器504，可以将添加到数据上的设置数据读取到在每一个驱动器IC中包括的设置寄存器505中。将启动脉冲输入自识别电路503。在级联了N个驱动器IC的该实例中，如上所述，将N个启动脉冲输入第一级驱动器IC，将N-1个启动脉冲输入到第二级驱动器IC，依此类推，并且将一个启动脉冲输入到第N级驱动器IC。因此，通过由自识别电路503计数的启动脉冲的数量，每一个驱动器IC可以识别定位在该链中的n级中的一级。因此如图6所示，利用由控制器输出的第(N+1)启动脉冲和设置数据，可以将设置数据捕获到每一个驱动器IC中。当第一级驱动器IC中的自识别电路503对N+1个启动脉冲进行计数时，其将输出启动数据寄存器504的信号。在接收到启动信号时，数据寄存器504读入与时钟信号同步的输入驱动器IC的设置数据，并且将读取的设置数据传送到设置寄存器505。按照这种方式，可以修改驱动器IC设置。对于其它的驱动器IC，如图7所示，可以将新设置数据按照相同的方式写入设置寄存器，但是要计数的启动脉冲的数量根据每一个驱动器IC而不同。
通过按照这种方式传输与启动脉冲同步的视频数据和设置数据，在一个水平周期中都可以将由针对不同驱动器IC的数据组成的视频数据在共用数据线路上传输。该驱动器IC链结构消除了使用另一接线来传输设置数据的需要，并且可以减少在驱动器IC上的外部端子的数量。设置数据包括例如驱动显示板的放大器的驱动容量、要驱动的端子数量、伽马校正值等。
如图8所示，用于自识别驱动器IC链中的驱动器级的上述自识别电路503可以由诸如计数器电路801、ID保持电路、比较器803、以及“与”门804，。下面将简要描述自识别电路503的组件的操作方式。
计数器电路803对启动脉冲数量进行计数，并且将计数值提供给比较器803的一个输入端子。ID保持电路802保持可能从外部端子提供的或者通过计数器电路提供的ID值，并且将保持的ID值提供给比较器803的另一输入端子。
比较器803将计数值和ID值进行比较。如果比较的结果是不匹配，则比较器803输出低电平信号，以便将“与”门804的输出锁定为低电平。如果比较得结果是匹配，则比较器803输出高电平信号，以使“与”门804输出启动脉冲。
用于设置保持在ID保持电路802上的ID值的方法包括直接写入来自外部端子的数据，通过烧结(fusing)以及其它方法设置针对每一个驱动器IC的硬件固定ID值。由于使用外部端子增加了用于写入的端子数量，并且硬件固定ID设置弱化了设计灵活性，最好是采用确保灵活性并且不增加端子数量的设置方法。
考虑于此，通过把其中的计数器电路保持在最后水平周期中传输的启动脉冲的计数值并将该计数值存储到ID保持电路中的方法，可以在每一个ID保持电路上设置ID值，而不会增加端子数量，并且与链接的驱动器IC的数量无关。具体地说，按照每一个驱动器IC的计数器电路保持在最后水平周期期间从控制器103传输的启动脉冲的计数并且在该水平周期的末端将计数值传送到ID保持电路中的方式，可以执行ID设置。如果诸如连接了N个驱动器IC，则将值N设置在第一级驱动器IC的ID保持电路中，将值N-1设置在第二级驱动器IC的ID保持电路中，依此类推，并且将值1设置在第N级驱动器IC的ID保持电路中。可选的是，按照在消隐期间传输虚拟启动脉冲，在每一个驱动器IC上对启动脉冲进行计数，并且还以消隐周期的末端将计数值传送到ID保持电路的方式控制执行ID设置。
如本实施例所阐明的，通过驱动器IC链中的并行路径传输输入启动脉冲、数据和时钟，并且一个驱动器IC将其余启动脉冲、数据和时钟传送到下一个驱动器IC。由此，可以消除信号之间的定时未对准，并且增强了包括这些驱动器IC的显示装置的可靠性。由于通过驱动器IC中的开关顺序地传输数据，因此，开始不需要一次驱动所有驱动器IC。不需要一次驱动用于将启动脉冲一直传输到最后级驱动器IC的信号线、用于传输数据的数据线、以及用于传输时钟的信号线中的所有部分，并且对这些部分进行设置，以便顺序地进行驱动。因此，与包括通过现有技术方法连接的驱动器IC的传统相似显示装置相比，可以降低能量消耗。为了不对信号进行衰减地传输信号线上的信号，假定每一个驱动器IC包括在信号线部分中未示出的用于放大的缓冲器。
下面将详细描述本发明的第二优选实施例。
虽然在第一实施例中，每一个驱动器IC包括由来自内部电路的启动信号导通的开关，以便将其余启动脉冲、数据和时钟传送到下一级驱动器IC，但是第二实施例与第一实施例1的不同之处在于内部电路包括第一和第二自识别电路9031和9032。由于第一和第二自识别电路9031和9032具有与图8所示的电路相同的结构，因此，利用图8所示的电路，对这些电路进行描述。
在第一自识别电路9031中，由比较器803对由计数器电路801计数的启动脉冲的计数值与从外部设置端子提供的ID保持电路802中设置的值进行比较。如果比较的结果是匹配的，则通过“与”门804输出内部电路控制信号。响应该内部电路控制信号，内部电路9021捕获所提供的与时钟同步的信号。因此，在第一级驱动器IC上的第一自识别电路9031的ID保持电路中设置值“1”，以便依据第一启动脉冲触发对数据的捕获，而在第N级驱动器IC上的ID保持电路中设置值“N”，以便依据第N启动脉冲，触发对数据的捕获。
在第二自识别电路9032中，按照与第一实施例所述的自识别电路相同的方式，由比较器803对由计数器电路801计数的启动脉冲的计数值与ID保持电路802中设置的值进行比较，并且把数据寄存器控制电路所寄存的数据输出到图5(B)所示的数据寄存器504。因此，例如，在每一个驱动器IC上的第二自识别电路的ID保持电路中设置值“N+1”，以便触发对设置数据的捕获，从而可以由驱动器电路依据第(N+1)启动脉冲同时捕获输入设置数据。
如上所述，通过在内部电路中包括两个自识别电路，可以在用来传输像素数据的数据线上传输设置数据。同时，驱动器IC能够共享用于传输启动脉冲的信号线和用于传输时钟的信号线。由于可以在第一和第二自识别电路的ID保持电路中设置来自外部设置端子的值，因此，通过简单地改变设置值，显示操作可以适用于改变链中驱动器IC的数量，并且可以利用简化的设计，统一地配置所有驱动器IC。如果可以固定设置值，则可以在ID保持电路中设置固定值，以便减少端子数量。
如同第一实施例的情况，在第二实施例中，还通过驱动器IC链中的并行路径传输输入启动脉冲、数据和时钟，并且一个驱动器IC将其余启动脉冲、数据和时钟传送到下一个驱动器IC。由此，可以消除信号之间的定时未对准，并且增强了包括驱动器IC的显示装置的可靠性。
如第一实施例和第二实施例所阐明的，可以消除信号之间的定时未对准。然而，从外部输入的信号可能由于外部信号线的路由、电阻、电容等已经失去同步。因此，在第二实施例中，为了校正输入信号之间的未对准，如图10所示，跟随在驱动器IC9011的输入端子之后，安装相位对准电路1001。通过该相位对准装置，可以增强要捕获到内部电路9021中的数据可靠性。
由于驱动器IC 9011上的接线的路由、电阻和电容，当靠近输出端子时，输入信号可能会失去相位。因此，通过紧挨在输出端子之前安装另一相位对准电路1002，可以减小驱动器IC 9011内的相位未对准。因此，由于驱动器IC的内部接线造成的相位未对准未保留在从驱动器IC的输出端子到下一个驱动器IC的外部接线上，并且增强了要捕获到每一个后续驱动器IC的数据可靠性。
此外，在第一实施例中，通过在跟随在驱动器IC 1111之后设计有相位对准电路1001，并且紧挨在输出端子之前设计有另一相位对准电路1002，可以对电路进行修改以产生与如上所述相同的效果。作为启动相位对准电路1002的信号，可以使用启动第一实施例中的开关2031的信号，从而使相位对准电路1002还可以充当开关。
虽然在第一实施例中，通过数据寄存器将设置数据写入设置寄存器中，但是所述数据寄存器可以由另一装置替代，以便读入设置数据，并且将设置数据写入到设置寄存器中。
虽然单一自识别电路或者第一和第二自识别电路用于每一个驱动器IC，以便识别其在所述实施例的驱动器IC链中的连接位置，这些电路可以由其它装置替代，以使每一个驱动器IC能够识别其连接位置。
虽然采用S-R锁存器和“或”门来构造在所述实施例中用于输出内部电路控制信号的电路，但是，这些锁存器和门可以由能够实现相同功能的其它电路替代。
所公开的发明能够应用于包括液晶显示装置、等离子体显示装置等的所有类型的显示装置，只要所述显示装置包括用于提供数据、启动脉冲和时钟的控制器以及用于接收这些信号的多个驱动器IC。
如前所述，依据本发明，在驱动器IC链中的一个驱动器IC接收时钟、数据和启动脉冲，并且将其余时钟、数据和启动脉冲传送到下一级驱动器IC，而不通过内部电路对这些信号进行路由，因而，可以消除信号之间的定时未对准，并且可以防止错误的数据捕获。
权利要求
1.一种显示装置，包括用于输出启动脉冲、数据和时钟的控制器；以及级联的多个驱动器，所述多个驱动器中的每一个包括用于接收所述启动脉冲的启动脉冲输入端子；用于接收所述数据的数据输入端子；用于接收所述时钟的时钟输入端子；用于输出接收到的所述启动脉冲的启动脉冲输出端子；用于输出接收到的所述数据的数据输出端子；用于输出接收到的所述时钟的时钟输出端子；以及用于响应与所述时钟同步的所述启动脉冲之一捕获已经输入的所述数据的内部电路。
2.根据权利要求1所述的显示装置，其特征在于所述启动脉冲输入端子通过路径与所述启动脉冲输出端子进行电连接，所述数据输入端子通过路径与所述数据输出端子进行电连接；以及所述时钟输入端子通过路径与所述时钟输出端子电连接，其中所述这些路径不经过所述内部电路。
3.根据权利要求1所述的显示装置，其特征在于所述控制器输出启动脉冲，其中所述启动脉冲的每一个用于所述多个驱动器的每一个。
4.根据权利要求1所述的显示装置，其特征在于所述多个驱动器中的每一个还包括用于将信号传输到后级级联驱动器的开关，并且通过开关控制信号，将所述启动脉冲输入端子与所述启动脉冲输出端子连接，将所述数据输入端子与所述数据输出端子连接，并且将所述时钟输入端子与所述时钟输出端子连接。
5.根据权利要求4所述的显示装置，其特征在于响应第一提供的启动脉冲，所述内部电路输出开关控制信号来接通正处于闭合状态的开关，从而不将所述第一提供的启动脉冲提供给下一级驱动器。
6.根据权利要求2所述的显示装置，其特征在于每一个所述驱动器还包括与所述启动脉冲输入端子、所述时钟输入端子和所述数据输入端子连接的第一相位对准电路，通过所述第一相位对准电路，对已经输入的所述启动脉冲、所述时钟和所述数据进行相位对准，然后提供给所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子。
7.根据权利要求6所述的显示装置，其特征在于每一个所述驱动器还包括与所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子连接的第二相位对准电路，对通过所述第一相位对准电路的所述启动脉冲、所述时钟和所述数据再次进行相位对准，然后提供给所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子。
8.根据权利要求1所述的显示装置，其特征在于每一个所述驱动器还包括设置寄存器，通过所述数据输入端子捕获设置数据，并写入所述设置寄存器中。
9.根据权利要求8所述的显示装置，其特征在于每一个所述驱动器还包括自识别电路，所述自识别电路在启动脉冲已经改变为预定值的定时，输出设置数据控制信号，并且允许将由所述数据输入端子提供的所述设置数据写入所述设置寄存器中。
10.根据权利要求1所述的显示装置，其特征在于每一个所述驱动器还包括用于捕获从所述控制器输出的像素数据的第一自识别电路和用于捕获从所述控制器输出的设置数据的第二自识别电路。
11.根据权利要求10所述的显示装置，其特征在于所述第一自识别电路在所述启动脉冲的数量已经到达第一值的定时，允许将数据线上传输的所述像素数据捕获到内部电路中，以及所述第二自识别电路在所述启动脉冲的数量已经达到第二值的定时，允许将在所述数据线上传输的所述设置数据写入到设置寄存器中。
12.根据权利要求10所述的显示装置，其特征在于每一个所述驱动器还包括与所述启动脉冲输入端子、所述时钟输入端子和所述数据输入端子连接的第一相位对准电路，通过所述第一相位对准电路，对已经输入的所述启动脉冲、所述时钟和所述数据进行相位对准，然后提供给所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子。
13.根据权利要求12所述的显示装置，其特征在于每一个所述驱动器还包括与所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子连接的第二相位对准电路，对通过所述第一相位对准电路的所述启动脉冲、所述时钟和所述数据再次进行相位对准，然后提供给所述启动脉冲输出端子、所述时钟输出端子和所述数据输出端子。
全文摘要
公开了一种显示装置，防止所要提供给驱动器IC的时钟、数据和启动脉冲信号之间的定时未对准。所述显示装置包括控制器、驱动器IC和其它组件，每一个驱动器IC配置用于接收从控制器输出的时钟、数据和启动脉冲，并且通过并行路径将接收到的时钟、数据和启动脉冲提供给开关，而不通过其内部电路对这些信号进行路由，并且通过所述开关向输出端子提供接收到的时钟、数据和启动脉冲。
文档编号G02F1/13GK1519811SQ200410002429
公开日2004年8月11日 申请日期2004年1月29日 优先权日2003年1月29日
发明者赤堀英树 申请人:恩益禧电子股份有限公司