专利名称：可消除残影的液晶显示装置及其方法
技术领域：
本发明关于一种液晶显示装置，特别是有关于一种可消除残影的液晶显示装置， 于像素中配置次薄膜晶体管(TFT)，此薄膜晶体管的栅极连接前一条扫描线，且此薄膜晶体 管的源极连接相邻的数据线，以利于逸散像素所累积电荷，而有效消除影像残留。
背景技术：
随着光学科技与半导体技术的进步，液晶显示装置已广泛的应用于电子产品显示 装置上。液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等 优点，其已取代传统的阴极射线管成为显示器的主流技术。一般而言，液晶显示装置(IXD)包含二基板并有液晶被密封于其间，像素电极及 薄膜晶体管(TFT)被设置于一基板上，而相对于各像素电极的彩色滤光膜及一共享于各像 素的共同电极被设置在另一基板上。彩色滤光膜包含红(R)、绿(G)、蓝(B)三种，而在每一 像素中会设有此三种颜色中的一种滤光膜。红、绿、蓝色像素互相邻设而一起构成一像元。另外，业界已具有较佳视角特性的多分区垂直配向(Multi-domain Vertical Alignment ；MVA)式液晶显示器，此技术并实际应用于液晶显示电视(IXD-TV)上，技术特征 在于其分割一个像素为四分区(4domain)。MVA技术所制造的液晶显示器具有高对比、广视 角及大尺寸兼容等优点，不过其液晶屏幕于前视与侧视的比较，仍会发现侧视产生白浮现 象(color washout)，且应答时间较慢，这将降低MVA模式的影像质量。要降低色偏，最有效 率的方法可以采用八分区(Sdomain)技术来解决，即像素分区数(domains)从4分区数增 加到8分区数或更多。其可利用电容耦合型(Capacitance Coupling type，C_C type)、双 数据或双闸型(T-T type)以及共同电压摆荡(common voltage swinging, Com-swing)技 术而产生8分区数像素。其中双数据或双闸型(T-T type)以及共同电压摆荡(Com-swing) 技术需要额外的集成电路(ICs)以及电子组件，因此增加了整个制造成本。虽然电容耦合 型(CC-type)技术不会增加制造成本，但是由于其自耦合电容的浮置电极会导致严重的影 像残留。如图1左边所示，传统的电容耦合型(CC-type)像素设计，它是利用金属电容感应 的方式使像素分成二个区域60、61，其中区域60的信号是利用数据信号(例如5伏特)直 接输入而使得Clc-1电容产生与数据信号相同的电压，另1个区域61的信号是利用Clc-2 电容串联Cx电容，透过Cx电容的感应使得二区中的电容值Clc-1与Clc-2成一个比例(例 如Clc-1为5伏特、Clc-2为3伏特)，结果使得二个区域60、61的辉度不同。另外，图1右 边为电容耦合型(CC-type)像素设计的等效电路图。而此设计的方式会在感应的金属层产 生残留电荷而导致严重的残像(image sticking)。参考图2，在棋盘格画面下(左边画面， 包括区域65及区域66)做烧附测试后，画面(右边画面，包括区域65及区域67)无法恢复 回正常画面。亦即区域67中的画面仍有灰阶而无法恢复回区域65的正常画面。在先前技术的增强的多分区垂直配向模式(AMVA，AdVanCed-MVA mode)中，请参考 SID 期刊 2007 年 18. 3，其教示一种附加更新技术(ART, Additional Refresh Technology), 其分割像素为主区及次区以提供八分区像素，像素的等效电路参考图3。附加更新技术(ART)是利用自加速驱动(self-overdriving)的八分区像素来降低白浮现象(color washout)并缩短应答时间。附加更新技术(ART)是藉由增设一额外的次薄膜晶体管 (sub-TFT)81于像素电路中，其具有与主薄膜晶体管(main-TFT)80不同的宽度/长度(W/ L)以及充电比例，使次薄膜晶体管(sub-TFT)81栅极与此像素的栅极扫描线连接，而次薄 膜晶体管(sub-TFT)81源极与浮动次像素电极连接，使次薄膜晶体管(sub-TFT)81漏极与 此像素的数据线连接，于每一画面(frame)数据写入时更新(预充)浮动次像素电极的电 位Vsub，以防止电荷累积于浮动次像素电极，可抑制残影问题。请再参考图3，其中Cstsub及 Clcsub分别为次区中的储存电容及LC电容，Cx为耦合电容，Vmain为主区的电压，Isub是为 次薄膜晶体管(sub-TFT)81的充电电流。因此，藉由简单修正像素设计中Cx及ISUb，VSUb 可以最佳化以降低白浮现象而无须增加高价格电子组件。总括言之，附加更新技术(ART) 是在像素内部设计一颗次薄膜晶体管(sub-TFT)，于浮动次像素电极处给予一交流小信号， 以防止残存电荷累积。由先前技术可知，增强的多分区垂直配向模式(AMVA mode)的附加更新技术 (ART)，增加一个次薄膜晶体管(sub-TFT)，此次薄膜晶体管(sub-TFT)栅极与此像素的扫 描线连接，浮动次像素电极的累积电荷可经由此像素的数据线散逸，并且其中主薄膜晶体 管(main-FTT)及次薄膜晶体管(sub-TFT)所使用的是相同的扫描线及数据线。在其栅极 开启的同时同步将其储存电荷散逸，所以子像素(sub-pixel)需要先将残存电荷除去后才 可以进行充电，如此会增加液晶显示的时间。因此，本发明提供一种优于公知技术的残影抑制方法与装置，其为公知技术所无 法比拟者，并且可以有效地增加液晶显示效能。
发明内容
为了克服公知技术问题，本发明提供一种可消除残影的分区像素的液晶显示装 置，它是利用子像素中的次薄膜晶体管，连接前一条扫描线，以利于子像素所累积电荷可以 经由此相邻的数据线散逸，以消除残留影像问题。本发明的另一目的是提供一种液晶显示方法，所述方法可以降低液晶显示时间。本发明所公开的一种液晶显示装置，包含一主薄膜晶体管，配置于一基板上，其包 含第一栅极耦合至对应扫描线，第一源极耦合至对应数据线；以及一次薄膜晶体管，配置于 基板上，其包含第二栅极耦合至对应扫描线的前一条扫描线，第二源极耦合至对应数据线 的相邻数据线；所述的主薄膜晶体管与次薄膜晶体管是配置于同一像素。本发明所揭示的一种消除液晶显示像素残影的方法，包含；于同一像素中配置一 主薄膜晶体管与次薄膜晶体管；将对应扫描线耦合至主薄膜晶体管的第一栅极，对应数据 线耦合至主薄膜晶体管第一源极；以及，将前一条扫描线耦合至次薄膜晶体管的第二栅极， 相邻数据线耦合至次薄膜晶体管第二源极，以消除所述的残留影像。
图1为公知技术的电容耦合型(CC-type)液晶显示器的一像素的等效电路图。图2为烧附测试前后的棋盘格画面的示意图。图3为公知技术的增强的多分区垂直配向模式(AMVA mode)的附加更新技术
4(ART)制成的液晶显示器的一像素的等效电路图。图4根据本发明的液晶显示装置的一像素的等效电路图。
具体实施例方式本发明将配合其较佳实施例与随附的图示详述于下。应可理解者为本发明中所有 的较佳实施例仅为例示之用，并非用以限制。因此除文中的较佳实施例外，本发明亦可广泛 地应用在其它实施例中。且本发明并不受限于任何实施例，应以随附的申请专利范围及其 同等领域而定。为了克服公知技术问题，本发明提供一种八分区像素的液晶显示装置，它是利用 于子像素中配置一薄膜晶体管(TFT)，此薄膜晶体管与前一条扫描线连接，子像素的累积电 荷可以经由相邻的数据线散逸，以降低残像问题。图4为本发明的液晶显示装置中的一像素的等效电路图。本发明的各实施例中， 相同构成要件不重复叙述或说明。此外，本发明的实施例仅用于说明本发明的概念并非用 于限定本发明方法所制作的液晶显示装置。液晶显示装置包括第一基板与第二基板对应配 置，液晶配置于第一基板与第二基板间。图4为本发明的液晶显示装置中的一像素的等效电路图，其为八分区像素 (Sdomain pixel)设计的等效电路图。在图4中，主区中的薄膜晶体管(TFT)90栅极是连接 于第n扫描线Gn，薄膜晶体管TFT 90源极是连接于第n数据线Sn，薄膜晶体管TFT 90漏 极则连接于Csta及Clca。其中标号Clca、Clcb分别代表主区与次区中的次像素电极与共 同电极之间的电容(即液晶电容)，而标号Csta、Cstb代表主区与次区中的储存电容，标号 Ccp代表耦合电容(即辅助电容)，其可为数据线与像素电极的耦合电容。储存电容Csta耦 合薄膜晶体管90的漏极，而储存电容Cstb耦合薄膜晶体管91的漏极。液晶电容Clca耦 合薄膜晶体管90的漏极，而液晶电容Clcb耦合薄膜晶体管91的漏极。辅助电容Ccp连接 液晶电容Clcb及储存电容Cstb，利用液晶电容Clcb串联Ccp电容，透过Ccp电容的感应使 得二区中的电容值Clca与Clcb成一个比例。次薄膜晶体管(sub_TFT)91于像素电路中，其具有与主薄膜晶体管(main-FTT)90 不同的宽度/长度(W/L)以及充电比例。次薄膜晶体管(sub-TFT)91栅极是连接于上一条 第(n-1)扫描线Gn-1，而次薄膜晶体管91源极是连接于相邻的第(n+1)数据线Sn+1，使得 次薄膜晶体管91漏极连接于Cstb及Clcb。主薄膜晶体管及次薄膜晶体管配置在第一基 板上。上述的主薄膜晶体管90与次薄膜晶体管91是配置于同一像素。上述的第n扫描线 Gn、第n数据线Sn、第(n_l)扫描线Gn_l、第(n+1)数据线Sn+1是配置在第一基板上。第 一基板为主动组件阵列基板，其材质包括玻璃、石英或可挠性材质。第二基板为彩色滤光基 板，对应于主动组件阵列基板。因此，液晶配置于彩色滤光基板与主动组件阵列基板之间。 彩色滤光基板的材质包括玻璃、石英或可挠性材质。从上述可知，本发明是将子像素上的残存电荷利用次薄膜晶体管91接到不同的 扫描线(Gn-1)以进行一开关的动作，并藉由相邻的数据线(Sn+1)的动作先将子像素的残 留电荷去除抑制残影，再进行像素的充电，可以完全避免公知技术中子像素(sub-pixel) 需要先将残存电荷除去后才可以进行充电的问题。上述残留电荷的去除是透过不同区域及 组件中的正、负电荷的中和作用以消除它。
因此，相对于先前技术，其主薄膜晶体管及次薄膜晶体管所使用的是相同的扫描 线及数据线。在其栅极开启的同时同步将其储存电荷散逸，所以子像素(sub-pixel)需要 先将残存电荷除去后才可以进行充电。本发明的主要技术特征在于将子像素上残存电荷次 薄膜晶体管接到前一条扫描线及相邻的数据线，以在充电的前先进行开启次薄膜晶体管， 藉由次薄膜晶体管的开启先将相邻的数据线残留电荷散逸，然后再进行像素的充电，因此 无需去除子像素的残留电荷等步骤。对熟悉此领域技艺者，本发明虽以较佳实例阐明如上，然其并非用以限定本发明 的精神。在不脱离本发明的精神与范围内所作的修改与类似的配置，均应包含在上述权利 要求范围内，此范围应覆盖所有类似修改与类似结构，且应做最宽广的诠释。
权利要求
一种液晶显示装置，包含有一第一基板，其包括；一主薄膜晶体管，配置于该第一基板上，其包含一第一栅极耦合至一对应扫描线，一第一源极耦合至一对应数据线；一次薄膜晶体管，配置于该第一基板上，其包含一第二栅极耦合至该对应扫描线的前一条扫描线，一第二源极耦合至该对应数据线的相邻的数据线；其中该主薄膜晶体管与该次薄膜晶体管是配置于同一像素；一第一储存电容，耦合该主薄膜晶体管的一第一漏极，一第二储存电容，耦合该次薄膜晶体管的一第二漏极；以及一第一液晶电容，耦合该主薄膜晶体管的该第一漏极，一第二液晶电容，耦合该次薄膜晶体管的该第二漏极。
2.如权利要求1所述的液晶显示装置，其特征在于，还包含一辅助电容耦合该第二储 存电容。
3.如权利要求1所述的液晶显示装置，其特征在于，还包含一辅助电容耦合该第二液 晶电容。
4.如权利要求1所述的液晶显示装置，其特征在于，该第一基板为主动组件阵列基板。
5.如权利要求1所述的液晶显示装置，其特征在于，还包含一第二基板，其为彩色滤光 基板，对应于该第一基板。
6.如权利要求5所述的液晶显示装置，其特征在于，还包括液晶配置于该第一基板与 该第二基板间。
7.一种消除液晶显示像素残影的方法，其特征在于，包含；于同一像素中配置一主薄膜晶体管与一次薄膜晶体管；将对应扫描线耦合至该主薄膜晶体管的第一栅极，对应数据线耦合至该主薄膜晶体管 第一源极；以及将前一条扫描线耦合至该次薄膜晶体管的第二栅极，相邻数据线耦合至该次薄膜晶体 管第二源极，以消除所述的残影。
全文摘要
本发明是提供一种可消除残影的液晶显示装置，包含；一主薄膜晶体管，配置于一基板上，包含第一栅极耦合至对应扫描线，第一源极耦合至对应数据线；以及，一次薄膜晶体管，配置于基板上，其包含第二栅极耦合至对应扫描线的前一条扫描线，第二源极耦合至对应数据线的相邻数据线；主薄膜晶体管与次薄膜晶体管是配置于同一像素。
文档编号G02F1/1362GK101852955SQ200910131780
公开日2010年10月6日 申请日期2009年4月2日 优先权日2009年4月2日
发明者黄贵伟 申请人:华映视讯(吴江)有限公司;中华映管股份有限公司