三薄膜晶体管结构的液晶显示器及显示装置的制作方法

本发明涉及液晶显示技术领域，具体涉及一种三薄膜晶体管结构的液晶显示器及显示装置。

背景技术：

目前的液晶显示器中，为了改善液晶显示面板大视角显示特性，常采用三薄膜晶体管(thinfilmtransistor，tft)结构，3tft结构简称3t结构。3t结构包含2个显示畴区域，分别为主显示区域(maindomain)和次显示区域(subdomain)，3t结构中的3个tft分别为主tft、次tft和共享tft。3t结构的工作原理如下：当栅极线打开时，数据线通过主tft和次tft分别对主显示区域内的液晶分子和次显示区域内的液晶分子进行充电，与此同时，共享tft对次显示区域内的液晶分子进行放电，此种方式造成主显示区域的像素电压与次显示区域的像素电压不同，实现液晶分子的不同偏转角度，补偿大视角下的色偏问题。

在不同的像素电压下，液晶电容是不同的，像素电压越大，液晶电容越大。由于电容耦合效应，像素电压与实际驱动电压存在压降，像素电压要小于实际驱动电压，并且，对于不同灰阶的像素电压，其压降不同。在3t结构中，由于同一灰阶中仅仅设计一组驱动电压，并且主显示区域和次显示区域的公共电极电压相同，而实际上主显示区域和次显示区域的像素电压却不相同，这会导致显示画面出现闪烁。

技术实现要素：

鉴于此，本发明提供了一种三薄膜晶体管结构的液晶显示器及显示装置，可以降低画面闪烁，提高显示效果。

本发明第一方面提供了一种三薄膜晶体管结构的液晶显示器，包括阵列像素单元、数据驱动芯片、行驱动芯片、时序控制器和放电模块，所述放电模块包括多个控制端与多个电压输出端，所述放电模块的所述多个控制端分别连接所述时序控制器的多个控制端；

第一像素单元包括三个薄膜晶体管tft、第一液晶显示单元和第二液晶显示单元，所述三个tft包括主tft、次tft和共享tft，所述主tft对应所述第一液晶显示单元，所述次tft对应所述第二液晶显示单元；所述第一像素单元为所述阵列像素单元中的任一个像素单元；

所述行驱动芯片的栅极线连接所述主tft的栅极、所述次tft的栅极和所述共享tft的栅极，所述数据驱动芯片的数据线连接所述主tft的源级和所述次tft的源级，所述主tft的漏极连接所述第一液晶显示单元的第一端，所述次tft的漏极连接所述第二液晶显示单元的第一端，所述第一液晶显示单元的第二端和所述第二液晶显示单元的第二端连接公共电极，所述共享tft的源级连接所述第二液晶显示单元的第一端，所述共享tft的漏极连接第一放电单元的电压输出端；

所述行驱动芯片用于通过所述栅极线开启所述主tft、所述次tft和所述共享tft，所述数据驱动芯片用于在所述主tft和所述次tft开启时通过所述数据线为所述主tft对应的所述第一液晶显示单元充电以及为所述次tft对应的所述第二液晶显示单元充电；当所述共享tft开启时，所述共享tft用于通过所述放电模块为所述第二液晶显示单元放电；

所述放电模块的电压输出端用于在所述第一像素单元处于正极性驱动时输出第一放电电压，用于在所述第一像素单元处于负极性驱动时输出第二放电电压，所述第一放电电压与所述第二放电电压均大于所述公共电极的电压。

本发明第二方面还提供了一种三薄膜晶体管结构的液晶显示器，包括阵列像素单元、数据驱动芯片、行驱动芯片、时序控制器、第一放电模块和第二放电模块；

第一像素单元包括第一三个薄膜晶体管tft、第一液晶显示单元和第二液晶显示单元，所述第一三个tft包括第一主tft、第一次tft和第一共享tft，所述第一主tft对应所述第一液晶显示单元，所述第一次tft对应所述第二液晶显示单元；所述第一像素单元为所述阵列像素单元中按照第一种驱动极性变化的任一个像素单元；

第二像素单元包括第二三个薄膜晶体管tft、第三液晶显示单元和第四液晶显示单元，所述第二三个tft包括第二主tft、第二次tft和第二共享tft，所述第二主tft对应所述第三液晶显示单元，所述第二次tft对应所述第四液晶显示单元；所述第二像素单元为所述阵列像素单元中按照第二种驱动极性变化的任一个像素单元，所述第一种驱动极性变化与所述第二种驱动极性变化相反；

所述行驱动芯片的第一栅极线连接所述第一主tft的栅极、所述第一次tft的栅极和所述第一共享tft的栅极，所述数据驱动芯片的第一数据线连接所述第一主tft的源级和所述第一次tft的源级，所述第一主tft的漏极连接所述第一液晶显示单元的第一端，所述第一次tft的漏极连接所述第二液晶显示单元的第一端，所述第一液晶显示单元的第二端和所述第二液晶显示单元的第二端连接公共电极，所述第一共享tft的源级连接所述第二液晶显示单元的第一端，所述第一共享tft的漏极连接第一放电模块的电压输出端；

所述行驱动芯片的第二栅极线连接所述第二主tft的栅极、所述第二次tft的栅极和所述第二共享tft的栅极，所述数据驱动芯片的第二数据线连接所述第二主tft的源级和所述第二次tft的源级，所述第二主tft的漏极连接所述第三液晶显示单元的第一端，所述第二次tft的漏极连接所述第四液晶显示单元的第一端，所述第三液晶显示单元的第二端和所述第四液晶显示单元的第二端连接所述公共电极，所述第二共享tft的源级连接所述第四液晶显示单元的第一端，所述第二共享tft的漏极连接第二放电模块的电压输出端；

所述行驱动芯片用于通过所述第一栅极线开启所述第一主tft、所述第一次tft和所述第一共享tft，所述数据驱动芯片用于在所述第一主tft和所述第一次tft开启时通过所述第一数据线为所述第一主tft对应的所述第一液晶显示单元充电以及为所述第一次tft对应的所述第二液晶显示单元充电；当所述第一共享tft开启时，所述第一共享tft用于通过所述第一放电模块为所述第二液晶显示单元放电；

所述行驱动芯片用于通过所述第二栅极线开启所述第二主tft、所述第二次tft和所述第二共享tft，所述数据驱动芯片用于在所述第二主tft和所述第二次tft开启时通过所述第二数据线为所述第二主tft对应的所述第三液晶显示单元充电以及为所述第二次tft对应的所述第四液晶显示单元充电；当所述第二共享tft开启时，所述第二共享tft用于通过所述第二放电模块为所述第四液晶显示单元放电；

所述第一放电模块的电压输出端用于在所述第一像素单元处于正极性驱动时输出第一放电电压，用于在所述第一像素单元处于负极性驱动时输出第二放电电压，所述第一放电电压与所述第二放电电压均大于所述公共电极的电压；

所述第二放电模块的电压输出端用于在所述第二像素单元处于正极性驱动时输出所述第一放电电压，用于在所述第二像素单元处于负极性驱动时输出所述第二放电电压。

本发明实施例中的三薄膜晶体管结构的液晶显示器，可以降低画面闪烁，提高液晶显示器的显示效果。

本发明第三方面还提供了一种显示装置，包括如本发明第一方面或如本发明第二方面所述的三薄膜晶体管结构的液晶显示器。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例公开的一种三薄膜晶体管结构的液晶显示器的结构示意图；

图2是本发明实施例公开的一种像素单元的具体结构示意图；

图3是现有技术中公开的一种像素电压变化示意图；

图4是采用现有技术中的方式和采用本发明实施例后的像素电压变化对比示意图；

图5是本发明实施例公开的另一种三薄膜晶体管结构的液晶显示器的结构示意图；

图6是本发明实施例公开的另一种像素单元的具体结构示意图；

图7是本发明实施例公开的一种正负帧放电路径示意图；

图8是本发明实施例公开的另一种正负帧放电路径示意图；

图9是本发明实施例公开的另一种三薄膜晶体管结构的液晶显示器的结构示意图；

图10是本发明实施例公开的另一种三薄膜晶体管结构的液晶显示器的结构示意图。

具体实施方式

下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。显然，所描述的实施方式是本发明的一部分实施方式，而不是全部实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施方式，都应属于本发明保护的范围。

此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现上述工序所预期的作用则也包括在本用语中。另外，本说明书中用“￣”表示的数值范围是指将“￣”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的单元用相同的标号表示。

本发明实施例提供的三薄膜晶体管结构的液晶显示器及显示装置，可以降低画面闪烁，提高显示效果。以下分别进行详细说明。

请参阅图1，图1是本发明实施例公开的一种三薄膜晶体管结构的液晶显示器的结构示意图。如图1所示，本实施例中所描述的三薄膜晶体管结构的液晶显示器，包括阵列像素单元、数据驱动芯片20、行驱动芯片30、时序控制器40和放电模块50，上述放电模块50包括多个控制端(如图1所示的511、512、...、51x)与多个电压输出端(如图1所示的521、522、...、52x)，上述放电模块50的多个控制端分别连接上述时序控制器40的多个控制端(如图1所示的411、412、...、41x)。

阵列像素单元包括阵列排布的多个像素单元，如图1所示，阵列像素单元包括m行n列(例如，m为768，n为1024)，总计m×n个像素单元，如图1所示的111、112、113、...、11m、121、122、123、...、12m、...1n1、1n2、1n3、...、1nm。阵列像素单元中的每个像素单元都有着相同的结构组成，下面以第一像素单元111为例进行说明。第一像素单元111包括三个薄膜晶体管tft、第一液晶显示单元lc1和第二液晶显示单元lc2，上述三个tft包括主tft(t1)、次tft(t2)和共享tft(t3)，上述主tft(t1)对应上述第一液晶显示单元lc1，上述次tft(t2)对应上述第二液晶显示单元lc2；上述第一像素单元111为上述阵列像素单元中的任一个像素单元。

第一像素单元111对应上述放电模块50中的一个电压输出端，阵列像素单元包括m×n个像素单元，上述m×n个像素单元与上述放电模块50的多个电压输出端分别一一对应。x＝m×n。如图1所示，第一像素单元111对应放电模块50的电压输出端521，第二像素单元102对应放电模块50的电压输出端522，...，第x像素单元102对应放电模块50的电压输出端52x。

图2是本发明实施例公开的一种像素单元的具体结构示意图，图2以图1中的第一像素单元为例来阐述像素单元的具体结构。如图2所示，上述行驱动芯片30的栅极线31连接上述主tft(t1)的栅极g1、上述次tft(t2)的栅极g2和上述共享tft(t3)的栅极g3，上述数据驱动芯片20的数据线21连接上述主tft(t1)的源级s1和上述次tft(t2)的源级s2，上述主tft(t1)的漏极d1连接上述第一液晶显示单元lc1的第一端lc1-1，上述第一液晶显示单元lc1的第一端lc1-1为第一像素电极，上述次tft(t2)的漏极d2连接上述第二液晶显示单元lc2的第一端lc2-1，上述第二液晶显示单元lc2的第一端lc2-1为第二像素电极，上述第一液晶显示单元lc1的第二端lc1-2和上述第二液晶显示单元lc2的第二端lc2-2连接公共电极，公共电极的电压为公共电极电压(vcom)，也称为“公共电压”，上述共享tft(t3)的源级s3连接上述第二液晶显示单元lc2的第一端lc2-1，上述共享tft(t3)的漏极d3连接放电模块50的电压输出端521。第一液晶显示单元lc1与第二液晶显示单元lc2可以理解为液晶分子，在液晶分子两端施加电压，可以形成液晶电容，因此，在第一液晶显示单元lc1与第二液晶显示单元lc2上施加电压时，第一液晶显示单元lc1与第二液晶显示单元lc2可以理解为液晶电容，同时，第一液晶显示单元lc1与第二液晶显示单元lc2两端分别并联第一存储电容cs1和第二存储电容cs2，用于在一帧画面显示过程中保持液晶分子两端的电压的稳定。

上述行驱动芯片30用于通过上述栅极线31开启上述主tft(t1)、上述次tft(t2)和上述共享tft(t3)，上述数据驱动芯片20用于在上述主tft(t1)和上述次tft(t2)开启时通过上述数据线21为上述主tft(t1)对应的上述第一液晶显示单元lc1充电以及为上述次tft(t2)对应的上述第二液晶显示单元lc2充电；当上述共享tft(t3)开启时，上述共享tft(t3)用于通过上述放电模块50为上述第二液晶显示单元lc2放电。

上述放电模块50的电压输出端502用于在上述第一像素单元111处于正极性驱动时输出第一放电电压，用于在上述第一像素单元111处于负极性驱动时输出第二放电电压，上述第一放电电压与上述第二放电电压均大于上述公共电极的电压vcom。

第一像素单元111处于正极性驱动时，表明第一液晶显示单元lc1的第一端lc1-1与第一液晶显示单元lc1的第二端lc1-2之间的电压差为正值，第二液晶显示单元lc2的第一端lc2-1与第二液晶显示单元lc2的第二端lc2-2之间的电压差为正值；第一像素单元111处于负极性时，表明第一液晶显示单元lc1的第一端lc1-1与第一液晶显示单元lc1的第二端lc1-2之间的电压差为负值，第二液晶显示单元lc2的第一端lc2-1与第二液晶显示单元lc2的第二端lc2-2之间的电压差为负值。

由于液晶分子不能长时间处于同一电压下，否则液晶分子会因为特性的变化，无法在电场作用下发生偏转。如果液晶显示屏显示的画面一直不动，也就是说画面一直显示同一个灰阶的时候，为了防止液晶分子特性被破坏，所以液晶显示器内的像素电极的电压(像素电极的电压，简称为“像素电压”)就分成了两种极性，一个是正极性，而另一个是负极性。当像素电压高于公共电压vcom时，就称之为正极性。而当像素电压低于公共电压(vcom)时，就称之为负极性。不管是正极性或是负极性，都会有一组相同亮度的灰阶。所以当液晶显示单元两端的电压差绝对值是固定时，不管是像素电压高，或是公共电压(vcom)高，所表现出来的灰阶是一模一样的。不过这两种情况下，液晶分子的转向却是完全相反，也就可以避免掉上述当液晶分子转向一直固定在一个方向时，所造成的特性破坏。也就是说，当显示画面一直不动时，像素电压的正负极性不停的交替，达到显示画面不动，同时液晶分子不被破坏掉特性的结果。

在不同的像素电压下，液晶电容clc是不同的，它们之间呈现像素电压越大，液晶电容越大的变化规律。在这种情况下，将会由于电容耦合效应导致液晶分子在不同灰阶下公共电压的不一致性。电容耦合效应，也称为feedthrough效应，电容耦合效应的公式可以参照δv＝(voff–von)·cgs/(cgs+cst+clc)，其中voff及von是数据驱动芯片20的数据线输出的关闭电压和开启电压、cgs为tft器件的寄生电容、cst为存储电容、clc为液晶电容，液晶电容是一个和画面灰阶相关的变量。随着灰阶降低，像素电压减小，液晶电容减小，δv(δv为驱动电压与像素电压之间的差值)增大，以下举例说明这种变化规律。请参阅图3，图3是现有技术中公开的一种像素电压变化示意图。如图3所示，在某一灰阶下，时序控制器40控制数据驱动芯片20的数据线21输出驱动电压到第一像素单元111，假设设定的驱动电压(驱动电压，即为数据驱动芯片20的数据线21输出的电压)为正半周14v(即为正极性驱动)、负半周1v(即为负极性驱动)，由于电容耦合效应的影响，数据驱动芯片20的数据线21输出到第一像素电极的电压(第一像素电极的电压，简称为“第一像素电压”)会被拉低至正半周13v(δv＝1v)、负半周0v(δv＝1v)，此时第一液晶显示单元需要的公共电压为6.5v才能满足画面不闪烁。在3t结构中，由于在驱动电压(14v)输出到第二像素电极时，次tft对第二液晶显示单元进行充电，同时共享tft对第二液晶显示单元进行放电(需要说明的是，共享tft对第二液晶显示单元进行放电是通过将第二像素电极放电模块50的电压输出端连接，放电模块50的电压输出端输出的电压为公共电压6.5v)，在不考虑电容耦合效应的情况下，在第二像素电极上的实际驱动电压为正半周12v(即为正极性驱动)、负半周3v(即为负极性驱动)，此时第一像素电极处于高灰阶(14v)，第二像素电极处于低灰阶(12v)，考虑到电容耦合效应的影响，随着灰阶降低，像素电压减小，液晶电容减小，δv增大，因此，假设第二像素电极的电压(第二像素电极的电压，简称为“第二像素电压”)会被拉低至正半周10.85v(δv＝1.15v)、负半周1.85v(δv＝1.15v)，则此时第二液晶显示单元需要的公共电压为6.35v才能满足画面不闪烁。由此，我们看到第一液晶显示单元和第二液晶显示单元的公共电压出现了不一致性，但实际设置的公共电压只有一个数值，由此将可能会引发画面闪烁、残留等问题。

由于第二像素电极与放电模块的电压输出端之间的电压差越大，第二液晶显示单元的放电速度越快，第二像素电极与放电模块的电压输出端之间的电压差越小，第二液晶显示单元的放电速度越慢。因此，本发明实施例在第一像素单元111处于正极性驱动和负极性驱动时，提高放电模块50的电压输出端502输出的放电电压，使得在第一像素单元111处于正极性驱动时，降低第二液晶显示单元的第二像素电极与放电模块50的电压输出端502之间的电压差，从而降低第二液晶显示单元的放电速度，以使第二液晶显示单元在第一像素单元111处于正极性驱动时释放更少的电荷。在第一像素单元111处于负极性驱动时，提高第二液晶显示单元的第二像素电极与放电模块50的电压输出端502之间的电压差，提高第二液晶显示单元的放电速度，以使第二液晶显示单元在第一像素单元111处于负极性驱动时释放更多的电荷。

举例来说，请参阅图4，图4是采用现有技术中的方式和采用本发明实施例后的像素电压变化对比示意图。图4的左边为采用现有技术中的方式后的像素电压变化示意图，图4的右边为采用本发明实施例后的像素电压变化示意图。如图4所示，现有技术中，在某一灰阶下，时序控制器40控制数据驱动芯片20的数据线21输出驱动电压到第一像素单元111，假设设定的驱动电压为正半周14v(即为正极性驱动)、负半周1v(即为负极性驱动)，由于电容耦合效应的影响，第一像素电压会被拉低至正半周13v(δv＝1v)、负半周0v(δv＝1v)，此时第二液晶显示单元需要的公共电压为6.5v才能满足画面不闪烁。在3t结构中的次tft、共享tft同时对第二液晶显示单元进行充、放电的动作，这将导第二液晶显示单元的第二像素电极的驱动电压降低，假设第二像素电极的驱动电压为正半周12v、负半周3v，由于电容耦合效应的影响，第二像素电压会被拉低至正半周10.85v(δv＝1.15v)、负半周1.85v(δv＝1.15v)，此时第二液晶显示单元需要的公共电压为6.35v才能满足画面不闪烁。可见，现有技术中的放电方式会导致第一液晶显示单元与第二液晶显示单元所需要的公共电压不相同，由于公共电压仅有一个，则会引发画面闪烁。本发明实施例中的放电方式通过提高放电模块输出的放电的电压的大小，使得第二像素电极在正半周时释放更少的电荷(即，在正半周时提高第二像素电极的驱动电压，也就是说在正极性驱动时提高第二像素电极的驱动电压)，在负半周时释放更多的电荷(即，在负半周时提高第二像素电极的驱动电压，也就是说在负极性驱动时提高第二像素电极的驱动电压)，时序控制器40控制数据驱动芯片20的数据线21输出驱动电压到第一像素单元111，同时时序控制器40的控制端输出控制信号到放电模块50的控制端511，放电模块50的电压输出端521输出放电电压(第一像素单元111处于正极性驱动时输出第一放电电压，处于负极性驱动时输出第二放电电压)，因此第二像素电极的驱动电压的为正半周12.15v(即为正极性驱动)、负半周3.15v(即为负极性驱动)，由于电容耦合效应的影响，第二像素电压会被拉低至正半周11v、负半周2v，此时第二液晶显示单元需要的公共电压为6.5v才能满足画面不闪烁，第二液晶显示单元需要的公共电压与第一液晶显示单元需要的公共电压相等。可见，采用本发明实施例，在3t结构中，由于第二像素电极的驱动电压天然要低于第一像素电极的驱动电压，所以第二像素电压在电容耦合效应下的压降要大于第一像素电压在电容耦合效应下的压降，所以本发明采用提高第二像素电极的驱动电压的方式，来抵消电容耦合效应比第二像素电极多余的压降，从而达到第二液晶显示单元需要的公共电压与第一液晶显示单元需要的公共电压相等的目的，可以降低画面闪烁，提高显示效果。

本发明采用提高第二像素电极的驱动电压具体是通过提高放电模块50的电压输出端502输出的放电电压，使得在第一像素单元111处于正极性驱动时，降低第二液晶显示单元的第二像素电极与放电模块50的电压输出端502之间的电压差，从而降低第二液晶显示单元的放电速度，以使第二液晶显示单元在第一像素单元111处于正极性驱动时释放更少的电荷，从而提高第二像素电极的驱动电压。在第一像素单元111处于负极性驱动时，提高第二液晶显示单元的第二像素电极与放电模块50的电压输出端502之间的电压差，提高第二液晶显示单元的放电速度，以使第二液晶显示单元在第一像素单元111处于负极性驱动时释放更多的电荷，从而提高第二像素电极的驱动电压。

可选的，上述放电模块50包括rc放电电路。

可选的，上述第一放电电压等于上述第二放电电压。如果公共电压为6.5v，可以将上述第一放电电压与上述第二放电电压均设置为7v。

请参阅图5，图5是本发明实施例公开的另一种三薄膜晶体管结构的液晶显示器的结构示意图。如图5所示，本实施例中所描述的三薄膜晶体管结构的液晶显示器，包括阵列像素单元、数据驱动芯片20、行驱动芯片30、时序控制器40和第一放电模块51和第二放电模块52，上述第一放电模块51包括一个控制端511和一个电压输出端512，上述第二放电模块52包括一个控制端521和一个电压输出端522。

阵列像素单元包括阵列排布的多个像素单元，如图5所示，阵列像素单元包括m行n列(例如，m为768，n为1024)，总计m×n个像素单元，如图5所示的111、112、113、...、11m、121、122、123、...、12m、...1n1、1n2、1n3、...、1nm。阵列像素单元中的每个像素单元都有着相同的结构组成，下面以第一像素单元111和第二像素单元122为例进行说明。第一像素单元111包括第一三个薄膜晶体管tft、第一液晶显示单元lc1和第二液晶显示单元lc2，上述第一三个tft包括第一主tft(t1)、第一次tft(t2)和第一共享tft(t3)，上述第一主tft(t1)对应上述第一液晶显示单元lc1，上述第一次tft(t2)对应上述第二液晶显示单元lc2；上述第一像素单元111为上述阵列像素单元中按照第一种驱动极性变化的任一个像素单元。

第二像素单元122包括第二三个薄膜晶体管tft、第三液晶显示单元lc3和第四液晶显示单元lc4，上述第二三个tft包括第二主tft(t4)、第二次tft(t5)和第二共享tft(t6)，上述第二主tft(t4)对应上述第三液晶显示单元lc3，上述第二次tft(t5)对应上述第四液晶显示单元lc4；上述第二像素单元122为上述阵列像素单元中按照第二种驱动极性变化的任一个像素单元，上述第一种驱动极性变化与上述第二种驱动极性变化相反。

第一放电模块51的控制端511与时序控制器40的控制端41连接，第二放电模块52的控制端521与时序控制器40的控制端42连接。

图6是本发明实施例公开的另一种像素单元的具体结构示意图，图6以图5中的第一像素单元111和第二像素单元122为例来阐述像素单元的具体结构。如图6所示，上述行驱动芯片30的第一栅极线31连接上述第一主tft(t1)的栅极g1、上述第一次tft(t2)的栅极g2和上述第一共享tft(t3)的栅极g3，上述数据驱动芯片20的第一数据线21连接上述第一主tft(t1)的源级s1和上述第一次tft(t2)的源级s2，上述第一主tft(t1)的漏极d1连接上述第一液晶显示单元lc1的第一端lc1-1，上述第一液晶显示单元lc1的第一端lc1-1为第一像素电极，上述第一次tft(t2)的漏极d2连接上述第二液晶显示单元lc2的第一端lc2-1，上述第二液晶显示单元lc2的第一端lc2-1为第二像素电极，上述第一液晶显示单元lc1的第二端lc1-2和上述第二液晶显示单元lc2的第二端lc2-2连接公共电极，公共电极的电压为公共电极电压(vcom)，也称为“公共电压”，上述第一共享tft(t3)的源级s3连接上述第二液晶显示单元lc2的第一端lc2-1，上述第一共享tft(t3)的漏极d3连接第一放电模块51的电压输出端512。第一液晶显示单元lc1与第二液晶显示单元lc2可以理解为液晶分子，在液晶分子两端施加电压，可以形成液晶电容，因此，在第一液晶显示单元lc1与第二液晶显示单元lc2上施加电压时，第一液晶显示单元lc1与第二液晶显示单元lc2可以理解为液晶电容，同时，第一液晶显示单元lc1与第二液晶显示单元lc2两端分别并联第一存储电容cs1和第二存储电容cs2，用于在一帧画面显示过程中保持液晶分子两端的电压的稳定。

上述行驱动芯片20的第二栅极线22连接上述第二主tft(t4)的栅极g4、上述第二次tft(t5)的栅极g5和上述第二共享tft(t6)的栅极g6，上述数据驱动芯片20的第二数据线22连接上述第二主tft(t4)的源级和上述第二次tft的源级，上述第二主tft(t4)的漏极d4连接上述第三液晶显示单元lc3的第一端lc3-1，上述第二次tft(t5)的漏极d5连接上述第四液晶显示单元lc4的第一端lc4-1，上述第三液晶显示单元lc3的第二端lc3-2和上述第四液晶显示单元lc4的第二端lc4-2连接上述公共电极，上述第二共享tft(t6)的源级s6连接上述第四液晶显示单元lc4的第一端lc4-1，上述第二共享tft(t6)的漏极连接第二放电模块52的电压输出端522。

上述行驱动芯片30用于通过上述第一栅极线31开启上述第一主tft(t1)、上述第一次tft(t2)和上述第一共享tft(t3)，上述数据驱动芯片20用于在上述第一主tft(t1)和上述第一次tft(t2)开启时通过上述第一数据线21为上述第一主tft(t1)对应的上述第一液晶显示单元lc1充电以及为上述第一次tft(t2)对应的上述第二液晶显示单元lc2充电；当上述第一共享tft(t3)开启时，上述第一共享tft(t3)用于通过上述第一放电模块51为上述第二液晶显示单元lc2放电。

上述行驱动芯片30用于通过上述第二栅极线32开启上述第二主tft(t4)、上述第二次tft(t5)和上述第二共享tft(t6)，上述数据驱动芯片20用于在上述第二主tft(t4)和上述第二次tft(t5)开启时通过上述第二数据线22为上述第二主tft(t4)对应的上述第三液晶显示单元lc3充电以及为上述第二次tft(t5)对应的上述第四液晶显示单元lc4充电；当上述第二共享tft(t6)开启时，上述第二共享tft(t6)用于通过上述第二放电模块52为上述第四液晶显示单元lc4放电。

上述第一放电模块51的电压输出端512用于在上述第一像素单元111处于正极性驱动时输出第一放电电压v+，用于在上述第一像素单元111处于负极性驱动时输出第二放电电压v-，上述第一放电电压v+与上述第二放电电压v+均大于上述公共电极的电压vcom；

上述第二放电模块52的电压输出端522用于在上述第二像素单元122处于正极性驱动时输出上述第一放电电压v+，用于在上述第二像素单元122处于负极性驱动时输出上述第二放电电压v-。

可选的，上述阵列像素单元的驱动方式为列反转方式。请参阅图7，图7是本发明实施例公开的一种正负帧放电路径示意图。阵列像素单元中的每个像素单元的极性都是在下一次更好画面数据的时候来改变的，也就是说，阵列像素单元中的每个像素单元的极性在一次画面更新时会发生变化。以60hz的更新频率来说，也就是每16ms，更改一次画面的极性。也就是说，对于同一个像素单元而言，它的极性是不停的变换的。当阵列像素单元的驱动方式为列反转方式时，阵列像素单元中相邻两列像素单元的极性相反，同一列像素单元的极性相同。如图7所示，图7仅仅示出了6列像素单元，其中，在显示第n帧画面时，1、3、5列的像素单元的极性相同，均为正极性，1、3、5列的像素单元均连接第一放电模块51，此时第一放电模块51的电压输出端512输出第一放电电压v+；2、4、6列的像素单元的极性相同，均为负极性，2、4、6列的像素单元均连接第二放电模块52，此时第二放电模块52的电压输出端522输出第二放电电压v-。在显示第n+1帧画面时，1、3、5列的像素单元的极性发生变化，均变为负极性，1、3、5列的像素单元均连接第一放电模块51，此时第一放电模块51的电压输出端512输出第二放电电压v-；2、4、6列的像素单元的极性同样发生了变化，均为正极性，2、4、6列的像素单元均连接第二放电模块52，此时第二放电模块52的电压输出端522输出第一放电电压v+。当阵列像素单元的驱动方式为列反转方式时，仅仅使用两个放电模块既可以控制阵列像素单元的放电，每个放电模块仅有一个电压输出端，减少电压输出端的数量，在简化电路结构的基础上，可以实现和图1同样的效果。

可选的，上述阵行像素单元的驱动方式为行反转方式。请参阅图8，图8是本发明实施例公开的另一种正负帧放电路径示意图。阵列像素单元中的每个像素单元的极性都是在下一次更好画面数据的时候来改变的，也就是说，阵列像素单元中的每个像素单元的极性在一次画面更新时会发生变化。以60hz的更新频率来说，也就是每16ms，更改一次画面的极性。也就是说，对于同一个像素单元而言，它的极性是不停的变换的。当阵列像素单元的驱动方式为行反转方式时，阵列像素单元中相邻两行像素单元的极性相反，同一行像素单元的极性相同。如图8所示，图8仅仅示出了6行像素单元，其中，在显示第n帧画面时，1、3、5行的像素单元的极性相同，均为正极性，1、3、5行的像素单元均连接第一放电模块51，此时第一放电模块51的电压输出端512输出第一放电电压v+；2、4、6行的像素单元的极性相同，均为负极性，2、4、6行的像素单元均连接第二放电模块52，此时第二放电模块52的电压输出端522输出第二放电电压v-。在显示第n+1帧画面时，1、3、5行的像素单元的极性发生变化，均变为负极性，1、3、5行的像素单元均连接第一放电模块51，此时第一放电模块51的电压输出端512输出第二放电电压v-；2、4、6行的像素单元的极性同样发生了变化，均为正极性，2、4、6行的像素单元均连接第二放电模块52，此时第二放电模块52的电压输出端522输出第一放电电压v+。当阵列像素单元的驱动方式为行反转方式时，仅仅使用两个放电模块既可以控制阵列像素单元的放电，每个放电模块仅有一个电压输出端，减少电压输出端的数量，在简化电路结构的基础上，可以实现和图1同样的效果。

可选的，图5所示的三薄膜晶体管结构的液晶显示器还可以有图9和图10的变型。在图9中，只采用一个放电模块50，并且放电模块50使用多个控制端(511、512、…、51x)和多个电压输出端(521、522、…、52x)，即可实现对阵列像素单元中的所有像素单元的放电。图9中仅采用一个放电模块既可实现对阵列像素单元中的所有像素单元的放电，可以减少放电模块的数量，简化电路结构，节省电路成本。

可选的，上述第一放电模块51和第二放电模块52均包括rc放电电路。

可选的，上述第一放电电压等于上述第二放电电压。如果公共电压为6.5v，可以将上述第一放电电压与上述第二放电电压均设置为7v。

在图10中，只采用一个放电模块50，并且放电模块50仅使用一个控制端511和两个电压输出端521和522，即可实现对阵列像素单元中的所有像素单元的放电。在图1的基础上，可以减少电压输出端的数量，减少放电模块的数量，简化电路结构。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上对本发明实施例所提供的三薄膜晶体管结构的液晶显示器及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上上述，本说明书内容不应理解为对本发明的限制。