本申请属于显示技术领域，尤其涉及一种像素结构及阵列基板。
背景技术：
随着科学技术的不断发展，各种显示装置层出不穷，为人们的生产和生活带来了极大便利。例如，TFT-LCD(薄膜晶体管液晶显示器，thin film transistor-liquid crystal display)。通常采用多畴像素电极结构，来使液晶分子在配向后沿多个不同的方向倾斜，从而有效提高背光的透过率，可以适用于广视角显示装置，解决广视角显示装置的色偏现象。
然而，采用多畴像素电极结构时，通常需要依靠多个薄膜晶体管对像素电极的不同区域分别进行开关控制，多个薄膜晶体管会占用较多的像素面积，从而降低整个显示装置的开口率，开口率的降低会降低显示装置的画面品质。
技术实现要素：
有鉴于此，本申请实施例提供了一种像素结构及阵列基板，以解决采用多畴像素电极结构时，通常需要依靠多个薄膜晶体管对像素电极的不同区域分别进行开关控制，多个薄膜晶体管会占用较多的像素面积，从而降低整个显示装置的开口率，开口率的降低会降低显示装置的显示效果的问题。
本申请实施例提供了一种像素结构，其包括：
一个电子开关器件；
像素电极，与所述电子开关器件电性连接，所述像素电极包括多个子像素电极区域，所述多个子像素电极区域的透过率相异；
栅极线，设置于所述像素电极的一侧，与所述电子开关器件电性连接；以及
数据线，设置于所述像素电极的另一侧，与所述电子开关器件电性连接。
在一个实施例中，所述子像素电极区域包括：
封闭式电极线边框，由多条边框电极线首尾连接构成，相邻的所述子像素电极区域共用一条边框电极线；以及
多条取向电极线，倾斜设置在所述封闭式电极线边框中，所述多条取向电极线相互平行、线间距相同且线宽相同。
在一个实施例中，所述多个子像素电极区域中的若干子像素电极区域构成所述像素电极的主区域，剩余子像素电极区域构成所述像素电极的分区域；
其中，所述主区域中的所有子像素电极区域相互邻接，所述分区域中的所有子像素电极区域相互邻接，所述主区域中的取向电极线的线宽大于所述分区域中的取向电极线的线宽。
在一个实施例中，位于所述主区域和所述分区域交界处的边框电极线上开有狭缝。
在一个实施例中，所述主区域包括的子像素电极区域的数量等于所述分区域的子像素电极区域的数量。
在一个实施例中，相邻的所述子像素电极区域中的取向电极线以共用的边框电极线为对称轴对称分布。
在一个实施例中，所述像素电极包括的子像素电极区域的数量大于或等于四个。
在一个实施例中，所述一个电子开关器件包括栅极、漏极、源极和有源层，所述有源层设置在所述栅极与所述漏极和所述源极之间；
所述像素电极与所述漏极电性连接，所述栅极线与所述栅极电性连接，所述数据线与所述源极电性连接。
在一个实施例中，所述像素结构还包括：
栅绝缘层，设置在所述有源层与所述栅极和所述栅极线之间；
保护层，设置在所述像素电极与所述数据线、所述源极和所述漏极之间，所述像素电极通过所述保护层的过孔与所述漏极电性连接。
本申请还提供一种阵列基板，其包括：
基板；以及
多个上述的像素结构，所述像素结构设置于所述基板且呈阵列形式排布，相邻的所述栅极线电连接且相邻的所述数据线电连接。
本申请实施例通过提供一种仅包括一个电子开关器件的像素结构，并将像素电极划分为多个子像素电极区域，使不同的子像素电极区域的透过率不同，可以有效减少显示色彩偏差并提高开口率，从而提高画面品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请的一个实施例提供的像素电极的结构示意图；
图2是本申请的另一个实施例提供的像素电极的结构示意图；
图3是本申请的一个实施例提供的像素结构的结构示意图；
图4是本申请的另一个实施例提供的像素结构的结构示意图；
图5是本申请的一个实施例提供的阵列基板的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
如图1所示，本申请实施例提供一种像素电极10，其应用于单个像素、阵列基板或显示装置时，只需要与电子开关器件电性连接，即可在有效减少色彩偏差的前提下，实现对单个像素的液晶分子的驱动，从而减少采用多畴像素电极结构时，需要的电子开关器件个数，提高透光面积在整个像素面积中的占比，降低开口率；其中，开口率＝透光面积/像素面积。
在应用中，电子开关器件可以为任意的可以适用于显示装置的能够实现电子开关作用的器件，例如，双极性结型晶体管(bipolar junction transistor，BJT)、场效应晶体管(Field Effect Transistor，FET)或薄膜晶体管(Thin Film Transistor， TFT)等。当应用于液晶显示器时，可以选用薄膜晶体管。
在一个实施例中，所述像素电极与所述电子开关器件的漏电极电性连接。
如图1所示，在本实施例中，像素电极10包括多个子像素电极区域，不同的子像素电极区域的透过率相异。
在应用中，子像素电极区域的数量可以根据实际需要进行设置，子像素电极区域的个数即为像素电极的畴数，例如，两畴像素电极包括两个子像素电极区域，四畴像素电极包括四个子像素电极区域，八畴像素电极包括八个子像素电极区域。
在一个实施例中，所述像素电极包括的子像素电极区域的数量大于或等于四个。
图1中，示例性的示出像素电极10包括八个子像素电极区域11。
在应用中，子像素电极区域可以按照任意方式划分，即像素电极中的子像素区域可以按照任意形式排列，只要所有子像素区域整体上构成一个完整的像素电极即可。子像素区域的形状也可以按照任意方式设置，只要保证不同的子像素区域不重叠即可。
在应用中，为了使液晶分子在配向后有规律的沿多个不同的方向倾斜，而不是杂乱无章的倾斜，可以尽量的将像素电极划分为多个规则排列且对称分布的子像素区域，并且还应当尽量的将子像素区域设置为规则的形状，例如，三角形、四边形、正五边形或正六边形等。
图1中，示例性的示出子像素电极区域11为矩形。
如图1所示，在本实施例中，子像素电极区域10包括封闭式电极线边框 111和多条取向电极线112；
其中，封闭式电极线边框111由多条边框电极线首尾连接构成，相邻的子像素电极区域共用一条边框电极线；
多条取向电极线112倾斜设置在封闭式电极线边框112中，多条取向电极线112相互平行、线间距相同且线宽相同；
不同的子像素电极区域111中的取向电极线112的倾斜方向、线间距或线宽不同。
在应用中，取向电极线的作用是通过对其对应的液晶分子施加电压，限定其对应的液晶分子的倾斜方向，通常液晶分子的倾斜方向与其对应的取向电极线相同或者具有对应关系。
在应用中，取向电极线的线宽越宽、线间距越小，其对应的液晶像素的透过率越高；反之，线宽越小、线间距越大，其对应的液晶像素的透过率越低；其中，透过率＝子像素电极区域的所有电极线的面积之和/子像素电极区域的面积。
图1中，示例性的示出了八个子像素区域中，上部四个子像素电极区域11 中的取向电极线112的线宽和线间距都相同，下部四个子像素电极区域11中的取向电极线112的线宽线间距都相同。
在一个实施例中，多个子像素电极区域中的若干子像素电极区域构成所述像素电极的主区域，剩余子像素电极区域构成所述像素电极的分区域；
其中，所述主区域中的所有子像素电极区域相互邻接，所述分区域中的所有子像素电极区域相互邻接，所述主区域中的取向电极线的线间距大于所述分区域中的取向电极线的线间距，所述主区域中的取向电极线的线宽大于所述分区域中的取向电极线的线宽。
通过采用线宽和线间距较大的子像素电极区域作为主区域，可以实现主区域对应的液晶像素区域的高透过率，从而可以降低该液晶像素区域的色彩偏差。
图1中，示例性的示出上部四个子像素电极区域11中的取向电极线112 的线宽和线间距均大于下部四个子像素电极区域11中的取向电极线112的线宽和线间距。
在应用中，每个子像素电极区域中取向电极线的倾斜方向都可根据实际需要进行设置，不同的子像素区域中的取向电极线的倾斜方向可以相同也可以不同。为了使整个像素电极对应的像素能实现均匀有规律的显示效果，应当尽量的使各子像素电极区域中的取向电极线的倾斜方向有规律的设置。例如，奇数行(或列)子像素电极区域中的取向电极线全都向左倾斜一定角度，偶数行(或列)子像素电极区域中的取向电极线全都向右倾斜一定角度；在行或列方向上相邻的子像素电极区域中的取向电极线以共用的边框电极线为对称轴对称分布等。
图1中，示例性的示出了相邻的子像素电极区域中的取向电极线以共用的边框电极线为对称轴对称分布；其中，左上角的子像素电极区域中的取向电极线向左倾斜，右上角的子像素电极区域中的取向电极线向右倾斜，其他子像素电极区域中的取向电极线的倾斜方向依此类推，此处不再赘述。
在应用中，为了减小色彩偏差，除了通过图1所示的结构实现外，还可以通过尽量的增大主区域的面积、减小分区域的面积来实现。
如图2所示，在一个实施例中，图1中的像素电极10的主区域和分区域交界处的边框电极线上开有狭缝113，即第二行第一列的子像素电极区域和第三行第一列的子像素电极区域之间的边框电极线上开有狭缝，第二行第二列的子像素电极区域和第三行第二列的子像素电极区域之间的边框电极线上开有狭缝。
在应用中，狭缝可以是在一根完整的边框电极线上通过镂空、刻蚀、切割等工艺形成的，也可以是在两根边框电极线之间留出一定的间隙形成的，同理，整个像素电极上的狭缝均可以是在一片完整的像素电极上通过镂空、刻蚀、切割等工艺形成的，也可以是在相邻的取向电极线之间留出一定的间隙形成的。
本实施例中通过在主区域和分区域之间留出一定的间隙，可以使主区域和分区域之间的液晶分子的倾斜方向互不干扰。
在一个实施例中，相邻的子像素电极区域交界处的边框电极线上开有狭缝。通过在任意相邻的子像素电极区域之间留出一定间隙，可以使任意相邻的子像素电极区域之间的液晶分子的倾斜方向都互不干扰。
如图3或4所示，本申请的一个实施例提供一种像素结构，其包括上述的像素电极10、一个电子开关器件20、栅极线30和数据线40；
像素电极10与电子开关器件20电性连接，栅极线30设置于像素电极10 的一侧且与电子开关器件20电性连接，数据线40设置于像素电极10的另一侧且与电子开关器件20电性连接。
如图3或4所示，在本实施例中，电子开关器件20包括栅极(图中未示出)、漏极21、源极22和有源层23，有源层23设置在栅极与漏极21和源极22之间，栅极与栅极线30电性连接，漏极21与像素电极10电性连接，源极22与数据线40电性连接。
图3示例性的示出了基于图1所示的像素电极实现的像素结构，图4示例性的示出了基于图2所示的像素电极实现的像素结构。
在应用中，电子开关器件的栅极和源极之间形成有寄生电容。
在应用中，漏极和源极在有源层的一个表面形成，栅极在与源极和漏极相对的有源层的另一个表面所在的一侧形成，栅极、漏极、源极和有源层共同构成电子开关器件，栅极和栅极线形成在同一层，源极和数据线形成在同一层。
在应用中，有源层由多层不同类型的半导体材料构成，例如，由三层不同类型的半导体材料构成的有机半导体有源层。
在一个实施例中，像素结构还包括栅绝缘层和保护层；其中，栅绝缘层设置在所述有源层与所述栅极和所述栅极线之间；保护层设置在所述像素电极与所述数据线、所述源极和所述漏极之间，所述像素电极通过所述保护层的过孔与所述漏极电性连接。
在应用中，栅绝缘层形成在有源层和栅极之间，将有源层和栅极间隔开，实现绝缘。数据线、源极和漏极形成在保护层一侧，像素电极形成在保护层另一侧，保护层上开有过孔，像素电极通过过孔与漏电极电性连接。
在一个实施例中，像素结构还包括、设置在保护层相对像素电极一侧的第一取向层，第一取向层上设置有封框胶，封框胶构成的区域中滴注有液晶，液晶上方依次设置有第二取向层、公共电极和彩膜。
在应用中，一个电子开关器件仅与一条栅极线和一条数据线连接，即本实施例所提供的像素结构仅包括一条栅极线和一条数据线。一个像素所在区域通常是由两条栅极线和两条数据线所围成的区域。
如图3或4所示，示例性的示出了两条栅极线30和两条数据线40；其中；一条栅极线30设置于像素电极10的上侧，另一条栅极线20设置于像素电极 10的下侧，一条数据线40设置于像素电极10的左侧，另一条数据线40设置于像素电极10的右侧。
应当理解的是，图3或4中栅极线和数据线相交的地方仅代表二者在位置上相交而非电性连接。
如图5所示，本申请的一个实施例还提供一种阵列基板，其包括：
基板101；以及
多个上述的像素结构102，像素结构设置于基板101且呈阵列形式排布，相邻的栅极线30电连接且相邻的数据线40电连接。
在应用中，基板可以根据实际需要选用任意能够适用于显示装置的基板，例如，玻璃基板。
在应用中，多个上述的像素结构可以任意可行的阵列形式排布在基板上构成阵列基板，例如，可以以矩形阵列的形式排布。当电子开关器件为薄膜晶体管时，该阵列基板为TFT阵列基板。
如图5所示，示例性的示出了呈矩形阵列形式排布的锁哥像素结构100。
在一个实施例中，电子开关器件的栅极和栅绝缘层以及栅极线都形成在基板上。
本实施例通过在显示装置中采用多畴像素电极结构来控制液晶分子的倾斜角度，并使一个像素电极仅连接一个电子开关器件，可以在减少色彩偏差的同时，提高显示装置的开口率，提高画面质量。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。