所附权利要求定义的 本发明的精神及范围内的所有修改、等同及替代。
【具体实施方式】
[0021] 下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征 都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量 的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条 件，该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍 然是本领域技术人员借助本说明书所执行的常规程序。
[0022] 下面参照【附图说明】本发明。附图中示意各种结构、系统及装置仅是出于解释目的 以及避免使本发明与本领域技术人员已知的细节混淆。然而，本发明仍包括该些附图以说 明并解释本发明的示例。这里所使用的词语和词组的意思应当被理解并解释为与相关领域 技术人员对这些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别 的定义，也就是与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图 具有特定意思，也就是不同于本领域技术人员所理解的意思，则此类特别定义会以直接明 确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。
[0023] 本揭露涉及在EUV光刻制程期间使用的各种EUV掩膜。一般来说，此类EUV系统 使用具有约20纳米或更小波长的EUV光，在一些情况下，使用具有约13. 5纳米波长的EUV 光。在完整阅读本申请以后，本领域的技术人员很容易了解，这里所揭露的掩膜可结合各种 装置的制造使用，而不限于半导体装置，例如逻辑装置、存储器装置、纳米光学装置等。现在 参照附图详细说明这里所揭露的装置及方法的各种示例实施例。
[0024] 在一个很高层面上，发明人已发现，与典型的现有技术EUV掩膜中的有效反射平 面的位置相比，通过由硅和钌构成的多个多层对制造EUV掩膜，可使该EUV掩膜的有效反射 平面（Z rff)更靠近多层堆栈的最上层表面。相应地，当该新颖EUV掩膜用于生产时，这至少 在一定程度上降低图案化吸收层的阴影量。因此，可减少或消除因不良阴影而造成的本申 请的背景部分所述问题的至少其中一些。
[0025] 图2显示这里所揭露的新颖EUV掩膜100的一个示例实施例的剖视图。掩膜100通 常包括衬底112、多层膜堆栈114、覆盖层116以及图案化吸收层118。多层堆栈114由多个 多层对组成，其中，各多层对由第一层114A和第二层114B组成。在一个例子中，第一层114A 可为钌（Ru)层，第二层114B可为硅（Si)层。依据特定的应用，掩膜100可包括大约13至34 个这样的多层对。层114AU14B的厚度经设置以使入射光120从多层堆栈114中的各界面 同相反射。在一个示例实施例中，层114A(例如钌）可具有落入约2. 5至3. 6纳米范围内的 厚度（"Cl1 ")，而层114B(例如硅）可具有落入约3. 6至4. 8纳米范围内的厚度（"d2")。层 114AU14B经制造以具有预定周期"d"，它是层114AU14B的组合厚度的和（屯+似。基于光 学干涉理论，层114AU14B的厚度经指定以使从这两层之间的界面反射的反射光波的相位 彼此相符。如需要，可使用界面工程技术来改善Ru-Si界面，如同对标准的Mo/Si多层所做 的那样。依据所使用的沉积技术可观察到Ru/Si与Mo/Si界面层中的区别。参见Yanagihara 等人的 "In situ performance tests of soft-x-ray multilayer mirrors exposed to synchrotron radiation from a bending magnet，'，Appl. Opt.，31:972 (1992) 〇 当 l：匕较 Ru/Si与Mo/Si多层时，数个研究已显示非常类似的界面互扩散特性。参见Windt等人的 "Interface imperfections in metal/Si multilayers,，'J. Appl. Phys.，71:2675 (1992) 〇 在一个例子中，该些多层对可由薄的碳化硼（B4C)层隔离，这些碳化硼层充当扩散阻挡层， 以最大限度降低硅化物形成。不过，无需执行此类界面工程技术来实施这里所揭露的各种 发明的至少其中一些方面。
[0026] 这里所揭露的新颖掩膜100可用于任意已知的衬底112,任意类型的覆盖层116 以及任意类型的吸收层118。衬底112通常为具有超低（接近零）线性热膨胀系数的玻璃 基衬底。覆盖层116经设置以使掩膜100在使用及清洗期间具有更好的化学稳定性及持久 性。在一个示例实施例中，覆盖层116可为具有约2纳米厚度的钌层。在图2所示的制造 点，通过使用传统的电子束光刻及已知的蚀刻制程已图案化吸收层118。吸收层118可由 一个或多个材料层组成，这些层适于吸收来自EUV系统的光源（未图示）的入射光120,在 该EUV系统中，这里所揭露的EUV掩膜100将用于生产。例如，吸收层118可由多层钽、氮 化钽、氮化钽硼以及其它类似吸收多层材料组成，且它通常可具有约50至70纳米的总体厚 度。在其它实施例中，吸收层118可由含镍材料组成，例如镍-钥-镍堆栈、镍-钨-钼堆 栈等，其中，吸收层118具有约25至35纳米的总体高度或厚度。因此，不应当认为这里所 揭露的新颖EUV掩膜100的使用限于任意特定类型的衬底112、覆盖层116或吸收层118。 图2所示的各种材料层可通过执行已知的制造制程形成，例如物理气相沉积（PVD)、化学气 相沉积（CVD)或此类制程的等离子增强型版本等。
[0027] 图3A简单显示这里所揭露的EUV掩膜100,其中标示各种参数以解释EUV掩膜100 的特定功能方面。一般来说，当入射光120从掩膜100反射回来时，多层反射器将经历群延 迟。下面的计算是基于标准的特征矩阵方法，该方法广泛用于薄膜光学建模。后面的讨论 中将参考下列等式。
【主权项】
1. 一种EUV掩膜，包括： 衬底； 多层堆栈，由形成于该衬底上方的钌和硅构成的多个多层对组成，该多层堆栈具有最 上层表面，其中，当使用EUV光照射时，该掩膜适于具有有效反射平面，该有效反射平面位 于该多层堆栈的该最上层表面下方32纳米或更浅处；以及 覆盖层，位于该多层堆栈的该最上层表面上方。
2. 如权利要求1所述的掩膜，其中，该多层堆栈中的各该钌层具有落入约2. 5至3. 6纳 米范围内的厚度，以及其中，该多层堆栈中的各该硅层具有落入约3. 6至4. 8纳米范围内的 厚度。
3. 如权利要求1所述的掩膜，其中，该覆盖层由钌组成。
4. 如权利要求1所述的掩膜，还包括位于该覆盖层上方的吸收层。
5. 如权利要求5所述的掩膜，其中，该吸收层由多个材料层组成。
6. -种EUV掩膜，包括： 衬底； 多层堆栈，由形成于该衬底上方的钌和硅构成的多个多层对组成，该多层堆栈具有最 上层表面，其中，当使用EUV光照射时，该掩膜适于具有有效反射平面，该有效反射平面位 于该多层堆栈的该最上层表面下方32纳米或更浅处，以及其中，该多层堆栈中的各该钌层 具有落入约2. 5至3. 6纳米范围内的厚度，且该多层堆栈中的各该硅层具有落入约3. 6至 4. 8纳米范围内的厚度；以及 覆盖层，由位于该多层堆栈的该最上层表面上方的钌组成。
7. 如权利要求6所述的掩膜，还包括位于该覆盖层上方的吸收层。
8. 如权利要求7所述的掩膜，其中，该吸收层由多个材料层组成。
9. 一种方法，包括： 在光刻系统中定位EUV掩膜，其中，该EUV掩膜由多层堆栈组成，该多层堆栈由钌和硅 构成的多个多层对组成，其中，该多层堆栈具有最上层表面，以及其中，当使用具有20纳米 或更小波长的光照射时，该掩膜适于具有有效反射平面，该有效反射平面位于该多层堆栈 的该最上层表面下方32纳米或更浅处； 将具有20纳米或更小波长的EUV光对准该EUV掩膜；以及 使用从该EUV掩膜反射回来的该EUV光的部分照射位于第一衬底上方的第一感光材料 层。
10. 如权利要求9所述的方法，还包括：在照射该第一感光材料层后，移除该第一衬底 并定位第二衬底，该第二衬底具有形成于其上方的第二感光材料层；以及在该第二感光材 料层上执行权利要求9中所述的步骤。
11. 如权利要求9所述的方法，其中，该EUV光具有约13. 5纳米的波长。
12. 如权利要求9所述的方法，其中，该多层堆栈中的各该钌层具有落入约2. 5至3. 6 纳米范围内的厚度，以及其中，该多层堆栈中的各该硅层具有落入约3. 6至4. 8纳米范围内 的厚度。
【专利摘要】本揭露涉及在EUV光刻制程期间使用的EUV掩膜。在一个例子中，所揭露的EUV掩膜包括：除其它以外，衬底；由形成于该衬底上方的钌和硅构成的多个多层对组成的多层堆栈，其中，当使用EUV光照射时，该掩膜适于具有有效反射平面，该有效反射平面位于该多层堆栈的最上层表面下方32纳米或更浅处；以及位于该多层堆栈的该最上层表面上方的覆盖层。
【IPC分类】G03F1-24, H01L21-027
【公开号】CN104656367
【申请号】CN201410646186
【发明人】M·辛格
【申请人】格罗方德半导体公司
【公开日】2015年5月27日
【申请日】2014年11月14日
【公告号】US9075316, US20150140477, US20150248059