薄膜晶体管阵列基板及其制作方法
【技术领域】
[0001]本发明涉及液晶显示的技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
【背景技术】
[0002]随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(colorfilter，CF)和薄膜晶体管阵列基板(TFT array)以及夹置在两者之间的液晶层(LClayer)。
[0003]图1为其中一种液晶显示面板的像素结构的平面示意图，图2为图1中沿I1-1I线的剖面结构示意图，图3为图1中沿II1-1II线的剖面结构示意图，为了清楚表示，这些图均采取了简略画法，省略了不相关部分的膜层，只示意了相关部分的膜层。请参图1至图3，该液晶显示面板在阵列基板的玻璃基板10上设有扫描线11和数据线12，多条扫描线11与多条数据线12相互交叉排列限定多个像素区域，在扫描线11与数据线12交叉的位置附近设有薄膜晶体管(TFT)13，薄膜晶体管13由栅极131、源极132、漏极133及有源层134组成，其中源极132电连接数据线12，漏极133通过通孔14电连接像素电极15，栅极131电连接扫描线11，源极132和漏极133相互间隔且均与有源层134接触连接。
[0004]每个像素电极15由薄膜晶体管13控制。当薄膜晶体管13打开时，像素电极15在打开时间内充电，充电结束后，像素电极15的电压将维持到下一次扫描时重新充电。由于液晶电容(Clc)不大，仅靠液晶电容不能维持像素电极15的电压，因此需要设置一个存储电容(Cs)来保持像素电极15的电压。该液晶显示面板在阵列基板的玻璃基板10上还设有存储电容电极线16，存储电容电极线16的作用是与像素电极15构成存储电容，以此来保持施加于像素电极15上的电压。通常，存储电容有两种主要类型:即存储电容在栅线上(Cs on Gate)和存储电容在公共电极线上(Cs on Common)，图中所示为存储电容在公共电极线上的架构。
[0005]如图1至图3所示，存储电容电极线16与TFT13的栅极131及扫描线11是处于同一层，且三者可由相同材料在同一制程中制作形成。第一金属层Ml(包含栅极131、扫描线11和存储电容电极线16)与有源层134之间设有栅极绝缘层17，第二金属层M2(包含源极132、漏极133和数据线12)与像素电极15之间设有钝化层18。存储电容电极线16沿着数据线12所在方向延伸，存储电容电极线16在与数据线12相对应的位置形成凹槽，使存储电容电极线16位于数据线12的左右两侧且与数据线12没有重叠(参图2)，主要目的是降低存储电容电极线16与数据线12之间的寄生电容。但是在此种结构中，存储电容电极线16与数据线12在水平方向相互间隔开(两者之间的间距为A)，为避免背光源(图未示)的光线露出，该液晶显示面板在彩色滤光片基板的玻璃基板101上需要制作较宽的遮光层102，而遮光层102如果设置较宽，将缩减透光面积，会导致像素的开口率降低。其中，遮光层102的宽度Wbm的计算如下:
[0006]ffCs = B+MA
[0007]ffBM=ffd+2*(A+ffcs)
[0008]其中，WCs是位于数据线每一侧的存储电容电极线的线宽，MA是阻力精度，Wd是数据线的线宽，A是每一侧存储电容电极线与数据线之间的水平间距，d是液晶盒厚(cell gap)，Θ和斜视不漏光角度规格相关，B = d*tan0。
[0009 ]为减小遮光层1 2的宽度，以提高像素的开口率，现有技术提出了如图4所示的像素结构。图4为另一种液晶显示面板的像素结构的平面示意图，图5为图4中沿V-V线的剖面结构示意图，同样为了清楚表示，这些图均采取了简略画法，省略了不相关部分的膜层，只示意了相关部分的膜层。与图1至图3中像素结构不同的是，在图4至图5的像素结构中，沿着数据线12方向延伸的存储电容电极线16横跨整个数据线12的宽度，数据线12位于存储电容电极线16的正上方且数据线12的线宽小于存储电容电极线16的线宽，使数据线12重叠在存储电容电极线16上方。此种像素结构可以减小彩色滤光片基板上遮光层102的宽度W?，有利于提高像素的开口率，但是由于数据线12与存储电容电极线16重叠，增加了数据线12的电容电阻负载(RC loading)，数据线12与存储电容电极线16之间产生较大的寄生电容，导致信号延迟增大，对显示画质造成负面影响。
【发明内容】
[0010]本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，以解决遮光层较宽导致像素开口率降低以及数据线与存储电容电极线之间寄生电容大导致影响画面显示的问题。
[0011]本发明提供一种薄膜晶体管阵列基板，包括:
[0012]衬底；
[0013]形成在所述衬底上的存储电容电极线；
[0014]覆盖在所述存储电容电极线上的第一钝化层；
[0015]形成在所述第一钝化层上的扫描线；
[0016]覆盖在所述扫描线上的栅极绝缘层；
[0017]形成在所述栅极绝缘层上的数据线，其中所述扫描线与所述数据线交叉排列限定多个像素区域，所述存储电容电极线沿着所述数据线方向延伸；
[0018]覆盖在所述数据线上的第二钝化层；
[0019]形成在每个像素区域内的像素电极，其中所述存储电容电极线与所述像素电极之间形成存储电容。
[0020]进一步地，所述存储电容电极线的线宽大于所述数据线的线宽，所述存储电容电极线水平横跨所述数据线的整个宽度并突出于所述数据线的两侧，使得所述数据线位于所述存储电容电极线的上方并与所述存储电容电极线重叠。
[0021]进一步地，所述扫描线与所述数据线交叉的位置附近设有薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极及有源层，其中所述栅极电连接所述扫描线，所述源极与所述漏极之一电连接所述数据线，所述源极与所述漏极之另一电连接所述像素电极，所述源极和所述漏极相互间隔且均与所述有源层接触连接，所述扫描线和所述栅极位于同一层且夹设在所述第一钝化层与所述栅极绝缘层之间，所述源极、所述漏极和所述数据线位于同一层且夹设在所述栅极绝缘层和所述第二钝化层之间。
[0022]进一步地，所述像素电极形成在所述第二钝化层上，所述第二钝化层上设有通孔，所述像素电极通过所述通孔与所述源极或所述漏极电连接。
[0023]进一步地，所述存储电容电极线的长度与所述数据线中位于两条相邻扫描线之间的局部数据线的长度相适应，沿着两条相邻所述数据线延伸的两条所述存储电容电极线之间通过电极连接部相连，所述电极连接部沿着所述扫描线的方向延伸。
[0024]本发明还提供一种液晶显示面板，包括彩色滤光片基板和薄膜晶体管阵列基板以及夹置在所述彩色滤光片基板与所述薄膜晶体管阵列基板之间的液晶层，所述薄膜晶体管阵列基板为上述的薄膜晶体管阵列基板。
[0025]进一步地，所述彩色滤光片基板在对应于每个所述像素电极的外围位置处设有遮光层，其中所述遮光层中位于所述数据线上方的局部遮光层与所述存储电容电极线具有相同宽度且相互重叠。
[0026]本发明还提供一种薄膜晶体管阵列基板的制作方法，该制作方法包括如下步骤:
[0027]在衬底上形成存储电容电极线；
[0028]形成覆盖所述存储电容电极线的第一钝化层；
[0029]在所述第一钝化层上形成扫描线；
[0030]形成覆盖所述扫描线的栅极绝缘层；
[0031]在所述栅极绝缘层上形成数据线，其中所述扫描线与所述数据线交叉排列限定多个像素区域，所述存储电容电极线沿着所述数据线方