用pvd法进行纳米级通孔填充铝的装置和工艺方法

专利名称：用pvd法进行纳米级通孔填充铝的装置和工艺方法
技术领域：
本发明涉及超大规模集成电路芯片的制造，特别是一种用PVD法进行纳米级通孔填 充铝的装置和工艺方法，具体是采用射频(RadioFrequency, RF)电源与物理气相沉积 (PVD)的高频等离子体法，将A1填充到小尺寸的半导体芯片的通孔中，成为半导体层 与层之间的导电材料，可以克服传统工艺只能达到0.13微米以上的缺陷。本发明可以实 现将铝的应用延伸到特征线宽《0.1iam，深度与宽度比(h/CD, Critical Dimension)》6。
背景技术：
超大规模^成电路(Integrated Circnit，縮写:IC)芯片制造技术发展很迅速。随着晶片加 工向更高的芯片密度发展，使用的硅片尺寸达到300mm或以上，特征尺寸收縮到45nm 甚至更小。近千万晶体管需要数以百亿计的金属电连接。这要求用到六层甚至更多金属连 接层。它们主要由金属连接沟槽和层与层之间金属连接通孔组成，其中通孔的金属填充工 艺随着线宽变小而变得越来越困难。铝被用于填充接触和通孔,称作铝平坦化。该技术可 以通过回流和多步淀积来实现。目前金属Al主要用在最小导线宽度(特征线宽)大于 0.18pm的技术上。特征线宽小于0.18pm的填铝进入通孔的技术不完善，例如，无法解决 空隙缺陷的问题，同时硅铝固态互溶而产生的铝尖峰。这些问题最终会导致器件失效和产 出率下降。
为克服上述的缺陷往往由铜取代。目前IC工艺中铜在纳米级特征线宽中的应用越来 越广有两个主要原因 一是铜有助于降低互连线引起的信号延迟以提高芯片性能。二是通 孔填铝工艺在0.18微米以下技术节点不完善。实际应用例如闪存对大密度和低生产成本 要求为第一位，反应速度为第二位。若能将铝的技术推向0.1微米，则许多由铜替代的技 术应用就没有必要，无论生产设备成本还是运行成本都会大大降低，带来客观的经济效益。
传统的填充A1的过程为
第一步用PVD (Physical Vapor Deposition,物理气相沉积)方法在绝缘层上生长 阻挡层(阻挡层不止一种，这里以Ti/TiN为例，但不限于Ti/TiN)。第二步再以PVD 方法长上厚度约300A-500A的铝种子层，见图2。第三步以PVD方法快速长上厚约 3000A-50OOA铝层，见图3。第四步在高温^500'C，或高温+高压(w500atm)，或高温 和等离子体轰击下(w40(TC),将铝回流进孔内，见图4。全部填满这一部分成功与否的 关键在于种子层在第2步中均匀覆盖，见图2。
若从PVD方法作第二步，最好在整个过程中温度小于120摄氏度，以便铝的〈111〉 晶向取向完成。而第四步需要一个高温腔，所以不宜放在一起。另外，到小尺寸特征线宽 后，第二步也很难做到各向均匀镀上铝，往往没到侧面涂上铝，顶部已封口，理论上的图
42在实际中如图6。目前，即使在实验室还没有人能做到0.13Wn以下高深宽比的填铝。直流电源的PVD系统，见图5,铝主要靠直流电在Ar+的作用下打下来的，其中铝 离子占的比份很小，大部分还是原子态的铝。铝打到孔的垂直度取决于溅射角的大小(0 )。 角度越小，垂直度越好，这就要求靶材离晶片远，但还是要求铝能打到晶片。这样势必要 求直流电增加，由于铝的熔点低，大电流会融化铝，所以这种办法有相当局限性。更何况 晶片的边缘，两边打下来不对称，更难做到两边都有均匀的覆盖，更容易早早封口。如图 6。因此，很有必要对这一步进行较大改进，使能够适用于小尺寸特征线宽，并且仍然能 做到很好的均匀的覆盖。若是以CVD方法制作第二步，CVD各向均匀很好，可是反应速度慢，不适合做第三 步，所以还是需要两个不同的反应室。另外CVD方法制作第二步，薄膜的含碳量高，容易 导致空隙形成。总而言之，现有技术方法的缺点是特征线宽小于0.18陶且高深宽比的IC生产工 艺中出现空隙缺陷难免，而且必须有两个反应室来完成步骤第二至第四步的过程，生产设 备要求高，通常由铜替代，大大提高了生产成本，特别更难于将填铝技术延伸到O.lnm 以下(纳米级)。发明内容本发明的目的是提供一种用PVD法进行纳米级通孔填充铝的装置和工艺方法，可以 克服现有技术的缺点。它是对现有填充铝的装置和工艺方法的改进，使填铝技术中填充铝 的特征线宽《0.1pm,深度与宽度比(h/CD)》6,使原先由2个反应室完成的步骤可合 并到一个，从而大大提高生产设备的利用率和晶片产率。本发明提供的一种用PVD法进行纳米级通孔填充铝的装置包括PVD腔室，直流电源，磁铁，晶片基座，靶材，靶材置于PVD腔室的顶部，晶片 基座置于PVD腔室底部，靶材与晶片基座相对。该装置所述的靶材上安装射频电源，所 述的蠱片上安装射频电源。基座温度100-500'C。见图7。所述的靶材上的射频电源是2MHz-200MHz (比如80MHZ)高频等离子配套电源； 所述的晶片上的射频电源是0.5MHz-100MHz的高频等离子配套电源。所述的靶材上射频电源的功率为500-10000W;所述的晶片上的射频电源的功率为 200-2000W。所述的靶材上的射频提供离子的浓度，所述的晶片上的射频提供离子的能量。所述 的晶片上的射频也可以是几种频率。例如两种，2MHZ和27MHZ的混合，以达到最佳浓 度与能量的匹配。所有重要参数都可以单独调节。所述的靶材上的射频也可选用脉冲型。本发明主要采用高频等离子体以激发铝，并在较高真空压力1.33Pa-66Pa下减小分子 平均自由程，提高碰揸几率，以最大限度地提高金属离子的浓度。铝离子则可以在电场、 磁场的作用下，提高进入孔内的垂直度，减少提前封顶的形成。与现有的主要靠大直电流及磁场的激发铝/铝阳离子的系统相比，它在靶材上加上高频电源(2MHz-200MHz)，这样可以通过高频与直流的功率比来调制腔体内铝阳离子占总 体铝的浓度硅片上也加上高频电源(0.5MHz-100MHz),主要是用于调制铝阳离子及氩离 子的能量。这样做到铝阳离子与氩阳离子浓度、能量的单独控制，拓宽工艺的调节窗口， 以适应铝膜生长过程中不同步骤的要求。另外，在高频等离子环境下，铝膜的回流温度也 大幅降低，这样可以将铝膜生长过程在一个腔室内完成。不仅简化了现有的工序，提高了 设备利用率，也降低了水电消耗，延长了靶材寿命。本发明提供的一种用PVD法进行纳米级通孔填充铝的工艺方法包括的步骤是在一个 PVD腔室内，靶材上与晶片分别加上射频电源，实现通孔填充铝过程。本发明提供的一种用PVD法进行纳米级通孔填充铝的工艺方法包括的步骤1) 在PVD腔室真空条件下，用PVD方法在阻挡层上生长铝的种子层，将铝淀积到 通孔底部。见图8。这一步在磁场的作用条件下，靠射频电源(I )激发出铝阳离子，铝 阳离子在硅片上的射频电源(II)作用下进入小尺寸的通孔中，硅片可以不作静电吸附到 硅片基座上，将铝淀积到通孔的顶部及底部。2) 在等离子体轰击下，利用高频等离子体产生的低温回流效应，使通孔的顶部及底 部的铝分布到侧面，并使铝的晶向大部分是〈111〉晶向，铝在侧面均匀覆盖；见图9。3) 增加直流电的输入，并降低压力以增加铝生长速度，以保证足够的铝淀积到硅片 的整个通孔的上方；见图IO。4) 将上述的硅片静电吸附到硅片基座上，硅片温度迅速升到基座温度，再施加上RF (I )和RF (11)，以等离子体轰击将铝流进通孔内，实现完好填满。见图11。本发明提供的一种用PVD法进行纳米级通孔填充铝的工艺方法包括的具体步骤1) 在PVD腔室真空条件下，用PVD方法在阻挡层上生长铝的种子层，将铝淀积到 通孔底部，在磁场的作用条件下，靠功率为500-10000W的射频电源(I )激发出铝阳离 子，阳离子在硅片上的功率为500W以下的射频电源(II)作用下进入小尺寸的通孔中， 将铝淀积到通孔的顶部及底部，可做到底部铝的厚度大于等于顶部的铝的厚度，没有严重 封顶倾向；硅片可不作静电吸附到硅片基座上，晶片温度低于基座温度；2) 在等离子体Ar+轰击下，使通孔的顶部及底部的铝分布到侧面，由于铝熔点低， 并在高频等离子条件下，在Ar+轰击过程中，形成金属铝的低温回流，使铝的晶向大部 分是〈111〉晶向，铝在侧面均匀的覆盖；3) 增加直流电的输入，以增加铝淀积速度，从而保证足够的铝淀积到硅片的整个通 孔上方；具体量视通孔尺寸而定。4) 将上述的硅片静电吸附到硅片基座上，硅片温度迅速升到基座温度，再施加上射 频电源(I )和射频电源(11)，以Ar+轰击将铝流进小通孔内并完好填满。上述的用PVD法进行纳米级通孔填充铝的工艺方法中，特征线宽不是太小的情况下 (如，特征线宽〉50纳米)，步骤l)与步骤2)可以并为一步进行，只要在步骤l)中将 射频电源(II)的功率提高，实现各向均匀覆盖；或在若特征线宽很小的情况下(如，特 征线宽〈50纳米)，步骤l)与步骤2)、步骤3)与步骤4)循环处理一次以上，使得在6步骤l)、 3)淀积少量的铝，以便在步骤2)、 4)中将铝填进去。具体步骤1)的反应参数为所述的射频电源(I )的功率为500-10000W，所述的 射频电源(II)的功率为500W以下，铝淀积的厚度约为300A-500 A,所述的PVD腔室 的真空度为3Pa-60Pa (如20Pa)，所述的晶片基座的温度控制在100-500°C'C; DC直流 2000W以下。具体步骤2)的反应参数为所述的射频电源(I )的功率为2000W以下，所述的射 频电源(II)的功率为200-3000W。每个填充铝的侧面厚度为大于50A,所述的真空度 0.1Pa-15Pa ， DC直流电源的功率为500W以下。具体步骤3)的反应参数为铝的淀积到通孔的上方厚度1000-10000A，所述的直流 电的输入为1000-20000W，所述的真空度小于7Pa,所述的射频电源(I )的功率随意， 0-10000W,所述的射频电源(II)的功率0-2000W。具体步骤4)的反应参数为所述的真空压力0. lPa-70Pa;所述的射频电源(I )的 功率为500-10000W;所述的射频电源(II)的功率为100-1500W (如IOOOW)。本发明所述的用PVD法进行纳米级通孔填充铝的装置的应用于特征线宽《0.1pm与 深度与宽度比(h/CD)》6的IC工序工艺中，制造超大规模集成电路芯片。应用了高频 等离子体环境下，有助于降低金属回流的温度，及高频等离子体可以增加金属离子浓度， 提高各向生长的均匀性，使填铝工艺向小尺寸延伸。本发明提供的一种用PVD法进行纳米级通孔填充铝的装置和工艺方法显著特点是1) 用射频-物理气相沉积(RF-PVD)填充铝，达到特征线宽《0.1pm (小尺寸)，深 度与宽度比(h/CD) 适应超大规模集成电路生产。2) 高频等离子体可以降低铝回流的温度限制，使种子层生产全部在120'C以下，有 利于〈111〉晶向的形成。3) 由于回流效应，不需要很高的射频(II)就能将铝从顶部及底部分配到侧面。这 样孔的顶部及底部不易击穿。适合于通孔与沟槽在一起或贯穿的结构。4) 由于整个过程温度较通常方法低很多，Ti/TiN层不易与铝产生合金后进入到绝缘 层内。对低介电常数的绝缘体的损害也相应减少。5) 4个步骤流程中可以通过静电吸附与否切换硅片温度，既能做到子晶层的低温生 长，又能做到温度升高后回流填充。6) 本发明的装置和工艺方法也适合所有低熔点的材料。这里提到的铝往往掺有 0.5%-4%铜的铜铝合金，以提高电迁移耐性，铜本身就已经掺杂在靶材上。7) 在完成阻挡层后，原先两个分工不同的PVD腔室(阻挡层——铝反应室1——铝 反应室2)，现在可以各自独立工作，往通孔中进行填铝，完成填铝工艺中的先前所述的 第二到第四步后续步骤，晶片产率能够提高50%。8) 在特征线宽较大或非常小的情况下，本发明流程步骤可以相应调整。总之，本发明可以克服传统工艺上因为空隙缺陷限制铝的应用进一步朝小尺寸发展的局限，提高铝膜的各向均匀覆盖及降低铝膜回流温度。本发明降低了设备运行温度，节 约水电、耗材，大大提高生产设备的利用率和晶片产率。本发明也可应用于较大尺寸或非 常小尺寸的情况下的流程结构，可以用于半导体集成电路芯片层间导电的通孔，接触孔、 沟槽等填充铝等导电物质，还可以用于线宽小于30纳米的金属门电路上用的铝的淀积。 同样方法也适合所有低熔点的技术材料。


图1为导电材料铝应填到小尺寸的通孔示意图。
图2为已有技术填铝前的中的Ti/TiN阻挡层与种子层示意图。
图3为已有技术填铝过程的中的Ti/TiN阻挡层与种子层示意图。
图4为己有技术填铝后的Ti/TiN阻挡层与种子层示意图。
图5为已有技术填铝的反应室示意图。
图6为己有技术填铝呈现封口倾向、不均匀现象的示意图。
图7为本发明改进的填铝的反应室示意图。
图8为本发明填铝到底部和顶部的Ti/TiN阻挡层与种子层示意图。 图9为本发明填铝到侧面均匀覆盖示意图。 图IOPVD快速积淀足够铝到顶部示意图。 图ll铝回流示意图。
具体实施例方式
本发明参照附图详细说明如下，但是它们并不是对本发明作出任何限制。 如图所示，l为绝缘体，2为阻挡层，3为种子层，4为铝。
ll为晶片，22为耙材，33为磁铁，44为直流电源，55为晶片基座，66为射频电源 (I ) ， 77为射频电源(11)。
本发明的装置主要包括PVD腔室，直流电源44，磁铁33，晶片基座55,靶材22， 靶材22置于PVD腔室的顶部，晶片基座55置于PVD腔室底部，且与晶片基座55相对， 耙材22上加上射频电源(I ) 66，晶片(硅片)上加上射频电源(II) 77。见图7。
本发明提供的一种用PVD法进行纳米级通孔填充铝(以特征线宽KUnm，深度与宽 度比(h/CD) =6为例，用二氧化硅样品上做实验，进行标准预处理，阻挡层为Ti/TIN， 在绝缘体Si02上，蚀刻出直径100纳米，高600纳米的这样尺寸的孔，进行填铝实验， 工艺方法具体包括的步骤
1 )在PVD腔室中，用PVD方法生长铝的种子层，将铝淀积到孔底部，厚度约300A-500 A。如图8。这一步主要靠RF ( I )(功率5000W)在磁场的帮助下激发出铝阳离子。 这一步DC直流相应很小，小于2000W，选IOOOW。工艺选取较低的真空度3Pa-60Pa，选 20Pa，以优化铝阳离子的浓度。这些阳离子在晶片上的RF (II)电压作用下垂直性好，进入孔中。这一步RF (II)功率不需要很高，小于500W，选200W。这一步能做到底部 铝的厚度大于等于顶部的铝的厚度，没有严重封顶倾向，但侧面厚度往往不够。这一步将 晶片不作静电吸附到晶片基座上，并且由于RF (II)用的很小，等离子体并没有对晶片 起太多的加热作用，这样晶片温度大大低于基座温度，基座温度控制在IOO-400'C,选200 °C。见图8。
2) 在Ar+轰击下，顶部及底部的铝分布到侧面，每个侧面厚度大概50A,如图9。由 于铝熔点低，在Ar+轰击过程中可以应用低温回流的技术。 一般来说，在温度高于1/3 熔点，金属键能大大降低，金属就可以产生流动。在高频等离子作用下，则可以进一步降 低金属键能，降低"流动"温度的要求，这个温度可以降到150'C以下。这一步RF(II) 的能量较高，可选择500-1500W，选1000 W， RF (II)的频率也可以是两到三种。RF
(I )可以500-10000W,选2000 W，以满足Ar+能量与密度的要求。这一步压力范围 0.1Pa-15Pa选3Pa， DC直流小于500W。做完这一步，铝在侧面可以很均匀的覆盖到侧面。 见图9，将铝重新分布，使铝侧面得到均匀覆盖。
3) 增加直流电的输入，1000至20000W，选10000，真空度小于7Pa,把足够的铝淀 积到孔的上方。如图10。铝的厚度1000-10000A,选2000A，把整个孔填满一定要有足够 的铝，因此具体的量看孔的几何尺寸。在这里，RF( I )不起主要作用，范围任意，0-10000W。 RF (II)选择小于2000W (0-2000W)。见图10。
4) 这时将晶片静电吸附到晶片基座上，晶片温度迅速升到基座温度，再加上RF( I ) (功率500-10000W),选3000W， RF (II) (100-2000W),选1000W。以Ar+轰击将铝流
进小孔内。同样道理，在高频等离子体作用下，铝不需要很高的温度就能流进小孔并完好
填满。如图ll。这一步真空度范围0.1Pa-70Pa。
本发明填充铝的技术指标参数可以采用通用的检测手段进行检测。
另外若特征线宽不是太小(〉50纳米)，深宽比不是很大(<3)的情况下，图8与
图9所示的工艺步骤可以并为一步，在原本图8的工艺中将RF (II)相应提高，这样各
向均匀覆盖可以在一步做到。
在特征线宽很小的情况下，图8与图9、图10与图11所示的过程可以循环处理一次
以上。每次淀积少量的铝，以便将铝填进去。
本发明提供的一种用PVD法进行纳米级通孔填充铝可将铝技术延伸到特征线宽
O.lMm以下，适应超大规模集成电路生产。原先由2个反应室完成的步骤可合并到一个，
提高机器的利用率。在完成Ti/TiN阻挡层后，原先两个分工不同的反应室，现在可以各
自独立工作，往孔中进行填铝，完成填铝工艺中的第二到第四后续步骤，晶片产率可提高
50%。
本发明的突出的积极效果还在于
用射频物理气相沉积法(RF-PVD)做铝的填孔，使铝技术延伸到特征线宽0.1pm工 艺以下的超大规模集成电路生产。
9在完成阻挡层后，用射频物理气相沉积法(RF-PVD)做到2个反应室串联做的事情 变成2个反应室并联，两个反应室同时进行填铝，各自完成填铝工艺中的第二到第四后续 步骤。
高频等离子体可降低铝回流的温度限制，使种子层生产全部在12(TC以下，有利于 〈111〉晶向的形成，也有利于侧面的均匀覆盖。
另外由于回流效应，不需要很高的RF(II)就能将铝从孔顶部及底部分配到侧面。 这样顶部及底部不易击穿。
由于整个过程温度较通常方法低很多，阻挡层不易与绝缘层(Si02等)及铝产生合 金，这样铝和钛就不易扩散入绝缘层。
对现有反应室流程改变，串联变并联，以提高每小时晶片通过量。在特征线宽较大或 非常小的情况下可以适应行调整流程结构。该装置和工艺方法不仅能用于铝，而且还适合 所有低熔点的材料。本发明中所说的铝，也可以是铝铜合金。也包括低熔点的材料，不限 于铝铜、铝锗等金属及它们的合金，制造超大规模集成电路芯片。
另外本发明技术突破不仅可以用于半导体集成电路芯片层间导电的通孔，接触孔、沟 槽等填充铝等导电物质，还可以用于线宽小于30纳米的金属门电路上用的铝的淀积。
权利要求
1、一种用PVD法进行纳米级通孔填充铝的装置，包括PVD腔室，直流电源，磁铁，晶片基座，靶材，靶材置于PVD腔室的顶部，晶片基座置于PVD腔室底部，靶材与晶片基座相对，其特征在于该装置所述的靶材上安装射频电源，所述的晶片上安装射频电源。
2、 按照权利要求1所述的用PVD法进行纳米级通孔填充铝的装置，其特征在于所述 的靶材上的射频电源是2MHz-200MHz，选80MHZ,高频等离子配套电源；所述的晶片 上的射频电源是0.5MHz-lOOMHz,选13MHZ,的高频等离子配套电源；或者，所述的晶片上的射频电源是2-3种频率的混合。
3、 按照权利要求1所述的用PVD法进行纳米级通孔填充铝的装置，其特征在于所 述的耙材上射频电源的功率为500-10000W;所述的晶片上的射频电源的功率为 200-3000W。
4、 一种用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于包括的步骤1) 在PVD腔室真空条件下，用PVD方法阻挡层上生长铝的种子层，将铝淀积到通 孔底部，在磁场的作用条件下，靠射频电源(I)激发出铝阳离子，铝阳离子在硅片上的 射频电源(II)作用下进入小尺寸的通孔中，硅片可不作静电吸附到硅片基座上，将铝淀 积到通孔的顶部及底部；2) 在等离子体轰击下，使通孔的顶部及底部的铝分布到侧面，促进金属铝的低温回 流，使铝的晶向大部分是〈111〉晶向，铝在侧面均匀覆盖；3) 增加直流电的输入，可同时降低压力以增加铝生长速度，淀积足够的铝到通孔顶部；4) 将上述的硅片静电吸附到硅片基座上，在等离子体轰击协助下，硅片温度迅速升 到基座温度，再施加上RF ( I )和RF (11)，将铝流进通孔内，实现完好填满。
5、 一种用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于包括的步骤1) 在PVD腔室真空条件下，用PVD方法在阻挡层上生长铝的种子层，将铝淀积到 通孔底部，在磁场的作用条件下，靠功率为500-10000W的射频电源(I )激发出铝阳离 子，阳离子在硅片上的功率为500W以下的射频电源(II)作用下进入通孔中，硅片不作 静电吸附到硅片基座上，将铝淀积到通孔的顶部及底部，能够做到底部铝的厚度大于等于 顶部的铝的厚度，且没有严重封顶倾向；晶片温度低于基座温度；2) 在等离子体Ar+轰击下，使通孔的顶部及底部的铝分布到侧面，由于铝熔点 低，在高频等离子体Ar+轰击过程中，形成金属铝的低温回流，使铝的晶向大部分 是〈111〉晶向，铝在侧面均匀的覆盖；3) 增加直流电的输入，也可同时降低压力，快速淀积足够的铝到通孔顶部；4) 将上述的硅片静电吸附到硅片基座上，硅片温度迅速升到基座温度，再施加上射 频电源(I )和射频电源(11)，以Ar+轰击将铝流进小通孔内并完好填满。
6、 按照权利要求5所述的用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于 包括的步骤特征线宽大于50nm,步骤l)与步骤2)并为一步进行，只要将步骤l)中将射频电 源(II)的功率提高，实现各向均匀覆盖；或在若特征线宽小于50nm,步骤l)与步骤2)循环处理一次以上，步骤3)与步骤4) 也可循环处理一次以上，使得在步骤l)、 3)淀积少量的铝，以便在步骤2)、 4)中将铝 填进去；或在深宽比不是很大的情况下，如需要填充的是沟槽，也可参照本工艺方法改进传统 方法。
7、 按照权利要求5所述的用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于 步骤1)的反应参数为所述的射频电源(I )的功率为50-10000W，所述的射频电源(II ) 的功率为500W以下，铝淀积的厚度为300A-500 A;所述的PVD腔室的真空度为3Pa-60Pa，所述的晶片基座的温度控制在100-500°C; DC直流2000W以下。
8、 按照权利要求5所述的用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于 步骤2)的反应参数为所述的射频电源(I )的功率为2000W以下，所述的射频电源(II) 的功率为200-3000W，每个填充铝的侧面厚度为大于等于50A,所述的真空度为 0.1Pa-15Pa, DC直流电源的功率为500W以下。
9、 按照权利要求5所述的用PVD法进行纳米级通孔填充铝的工艺方法，其特征在于 步骤3)的反应参数为铝的淀积到通孔的上方厚度1000-10000A，所述的直流电的输入 为1000-20000W，所述的真空度小于7Pa，所述的射频电源(I)的功率为0-10000W, 所述的射频电源(II)的功率为0-2000W。
10、 按照权利要求5所述的用PVD法进行纳米级通孔填充铝的工艺方法，其特征在 于步骤4)的反应参数为所述的真空压力0. 1Pa-70Pa;所述的射频电源(I )的功率为 500-10000W;所述的射频电源(II)的功率为100-2000W。
11、 权利要求1所述的用PVD法进行纳米级通孔填充铝的装置的应用，其特征在于 它用在特征线宽达到O.ljxm或者小于O.lnm与深度与宽度比为6或者大于6的IC前道工 序工艺中，填充铝、铝铜合金，铝锗、铝铟金属及它们的合金，制造超大规模集成电路芯 片。
全文摘要
本发明涉及一种用PVD法进行纳米级通孔填充铝的装置和工艺方法，采用射频电源与物理气相沉积(PVD)的高频等离子体法，在一个PVD腔室内，靶材上与晶片分别加上射频电源，将Al填充到小尺寸的半导体芯片的通孔中，成为半导体层与层之间的导电材料。本发明可以克服传统工艺只能达到0.13微米以上的缺陷，实现将铝的应用延伸到特征线宽≤0.1μm，深度与宽度比(h/CD)≥6。本发明降低了设备运行温度，节约水电、耗材，大大提高生产设备的利用率和晶片产率。可以用于半导体集成电路芯片层间导电的通孔，接触孔、沟槽等填充铝等导电物质，还可以用于线宽小于30纳米的金属门电路上用的铝的淀积。并特别指出同样方法适合所有低熔点的技术材料。
文档编号C23C14/28GK101643891SQ200810054068
公开日2010年2月10日 申请日期2008年8月5日 优先权日2008年8月5日
发明者吉和林 申请人:吉和林