钽溅射靶及其制造方法与流程

本发明涉及适合于半导体集成电路的布线中的阻挡籽晶层的形成的钽溅射靶，特别是涉及通过适度降低溅射速率(成膜速度)，即使在高功率溅射情况下也能够实现良好的膜厚均匀性的钽溅射靶及其制造方法。

背景技术：

形成金属或陶瓷材料等覆膜的溅射法被用于电子领域、耐腐蚀性材料或装饰领域、催化剂领域、切削/研磨材料或耐磨性材料的制作等很多领域中。溅射法本身在上述领域中是广为人知的方法，然而最近，特别是在电子领域中要求适合于复杂形状的覆膜的形成或电路的形成的钽溅射靶。

一般而言，该钽靶通过对钽原料进行电子束熔炼、铸造而得到锭或坯，进行所得到的锭或坯的锻造、退火(热处理)，再进行轧制和精加工(机械加工、研磨等)而加工成靶。在这样的制造工序中，经熔炼铸造而得到的锭或坯通过锻造和再结晶退火，铸造组织被破坏，得到均匀且微细的晶粒。

在实施溅射时，靶的晶粒越细且均匀，则越能够进行均匀的成膜，能够得到具有稳定的特性的膜。另外，为了改善成膜的均匀性，在靶的整个厚度方向上使晶体取向一致也是有效的。需要说明的是，关于钽溅射靶，已知以下的现有技术(专利文献1～11)。

近年来，为了提高溅射的成膜速度，进行使用磁控溅射装置的高功率溅射。另一方面，半导体集成电路的布线宽度朝向微细化一方向前进，在高功率溅射中，存在以下问题：为了在最先进的微细布线图案上形成均质的膜，成膜速度过高，不能控制膜厚的均匀性。特别是，在长径比大的布线孔中形成极薄膜时，该问题是显著的。

现有技术文献

专利文献

专利文献1：日本特开2004-107758号公报

专利文献2：wo2006/117949号公报

专利文献3：日本特开平11-80942号公报

专利文献4：日本特开2004-162117号公报

专利文献5：wo2004/090193号公报

专利文献6：wo2005/045090号公报

专利文献7：日本特表2008-532765号公报

专利文献8：日本特表2007-536431号公报

专利文献9：日本特表2002-530534号公报

专利文献10：日本特开2002-363736号公报

专利文献11：日本特开2001-295035号公报

技术实现要素：

发明所要解决的问题

本发明的课题在于提供在高功率溅射情况下能够适度降低成膜速度的钽溅射靶。在使用这样的钽靶进行溅射成膜时，即使对于微细布线而言，也能够形成膜厚均匀性优良的薄膜，并且能够提高薄膜形成工艺的生产率。

用于解决问题的手段

为了解决上述课题，本发明人进行了深入研究，结果发现：通过对轧制方法进行设计，将钽溅射靶的组织取向调节为规定的状态时，即使在高功率溅射的情况下也能够适度降低成膜速度，其结果是能够控制膜厚，并且对于微细布线而言能够形成膜厚均匀性优良的薄膜。

基于这样的发现，提供以下的发明。

1)一种钽溅射靶，其特征在于，使用背散射电子衍射法观察作为与靶的溅射面垂直的截面的轧制面法线方向nd时，{100}面沿nd取向的晶粒的面积率为30％以上。

2)如上述1)所述的钽溅射靶，其特征在于，使用背散射电子衍射法观察作为与靶的溅射面垂直的截面的轧制面法线方向nd时，{100}面沿nd取向的晶粒的面积率与{111}面沿nd取向的晶粒的面积率之比{100}/{111}为1.5以上。

发明效果

本发明通过在钽溅射靶中将其组织取向调节为规定的状态，即使在高功率溅射情况下也能够适度降低成膜速度，能够控制膜厚，因此对于微细布线而言能够形成膜厚均匀性优良的薄膜。特别是，具有能够在长径比大的布线孔中形成均匀的薄膜的显著效果。

附图说明

图1为表示溅射靶的组织的观察部位的图。

图2为表示形成在晶片上的膜的片电阻的测定位置的图。

图3为实施例1的靶的通过ebsp观察得到的晶体取向分布。

具体实施方式

本发明的溅射靶的特征在于，使用背散射电子衍射法(ebsp法)观察作为与靶的溅射面垂直的截面的轧制面法线方向nd时，{100}面沿nd取向的晶粒的面积率为30％以上。对于面积率而言，使用ebsp装置(jsm-7001fttls型场发射电子显微镜/晶体取向分析装置oim6.0-ccd/bs)，如图1(右图)所示对于与溅射面垂直的截面的组织(宽度：2mm、高度：6.35mm)，如图1(左图)所示观察5个位置，求出{100}面沿nd取向的晶粒的平均面积率。

对于具有体心立方结构的钽而言，原子的最密方向为＜111＞，溅射面与该最密方向的关系对于成膜速度的控制是重要的。{100}面沿轧制面法线方向(nd)进行取向时，相对于溅射面的法线方向的最密方向的角度变大(角度变宽)，因此在晶片面内局部膜变厚的位置减少，能够形成膜厚均匀性良好的薄膜。需要说明的是，{100}面沿nd取向的晶粒包含相对于{100}面的轧制面法线方向(nd)的方位偏移为15°以内的晶粒。另外，{100}面沿nd取向的晶粒的面积率的上限值没有特别限制，现实中难以达到60％以上。

另外，本发明优选使用背散射电子衍射法(ebsp法)观察作为与靶的溅射面垂直的截面的轧制面法线方向nd时，{100}面沿nd取向的晶粒的面积率与{111}面沿nd取向的晶粒的面积率之比{100}/{111}为1.5以上。{111}面沿轧制面法线方向(nd)进行取向时，最密方向与溅射面的法线方向一致，因此成膜速度加快。因此，{100}/{111}的比率越高，越能够降低成膜速度，从而能够严格地控制膜厚。需要说明的是，{111}面沿nd取向的晶粒包含相对于{111}面的轧制面法线方向(nd)的方位偏移为15°以内的晶粒。另外，{111}面沿nd取向的晶粒的面积率通过与上述具有{100}面的晶粒的面积率同样的方法求出。

另外，本发明中，期望钽靶的纯度为99.99％以上。靶中的杂质也成为半导体集成电路中使器件特性劣化的原因，因此优选尽可能高纯度的靶。本发明中，纯度99.99％(4n)是指通过辉光放电质谱法(gdms)进行分析，na、al、si、k、ti、cr、mn、fe、co、ni、cu、zn、zr的合计值小于100ppm。

本发明的钽溅射靶的制造方法如下所述。

首先，对钽进行熔炼并对其进行铸造而制作锭，然后对该锭进行锻造。然后，对锭进行压锻而制成坯，将其切割成适当的尺寸，然后进行热处理。然后，进行一次锻造、一次热处理，再进行二次锻造，然后分成2份，并进行二次热处理(优选950℃～1100℃)。对于上述工序，本发明没有特别限制，为了调节锻造组织，可以通过适当选择锻造次数、热处理的温度而实施。

接着，1)沿一个方向连续进行2次以上轧制，2)旋转90度，再连续进行2次以上轧制，将其以1→2→1→2→···的方式重复2组以上，然后制成规定的板厚。调节所述轧制，使得以小于6％的压下率控制组织取向且总轧制率达到85％以上。压下率小于6％的轧制的道次数非常有助于取向的控制，道次数越多则越能够增大{100}取向率，另一方面，道次数多时，轧制的工时增加，因此适当调节该道次数的条件是重要的。另外，可以在轧制中进行热处理，然而推荐的是，在轧制中不进行热处理，而是如后所述在最终轧制后在750℃～1000℃下进行热处理(优选4小时以上)。

接着，对该轧制材料进行热处理，优选设定为750℃～1000℃、1小时以上，然后将其机械加工成期望的形状而制成靶。由此，可以有效地进行通过锻造组织的破坏和轧制而形成均匀且微细的组织。对于通过轧制加工、热处理而形成的本发明的集合组织，通过ebsp法了解哪个面优先取向，并将该结果反馈至轧制加工或热处理的条件，由此能够得到期望的组织取向。

实施例

接着，对于实施例进行说明。需要说明的是，本实施例用于说明发明的一例，本发明并不限于这些实施例。即，包含本发明的技术构思所包含的其它方式和变形。

实施例、比较例中的评价方法等如下所述。

(关于膜厚均匀性及其变动率)

对于膜厚均匀性及其变动率而言，使用每个靶寿命(每个晶片)的膜厚的变动率(标准偏差/平均值×100)的“平均值”和“标准偏差”进行评价。靶寿命可以用溅射时的电功率与总溅射时间的乘积来表示。例如，15kw的电功率下溅射100小时时的靶寿命为1500kwh。

作为具体的评价，首先，进行每次300kwh(在电功率300kw下进行1小时)溅射，在共计7枚晶片上进行成膜。然后，如图2所示，测定各晶片的面内的49个位置处的片电阻，将其值换算为膜厚(将钽的电阻值设定为180μωcm)，并求出膜厚的平均值和标准偏差。然后，对于各晶片，计算出面内的膜厚变动率(％)＝标准偏差/平均值×100，将对每个该晶片计算出的“膜厚变动率的平均值”作为膜厚均匀性。对于该膜厚均匀性的“变动率”而言，使用上述求出的每个晶片的膜厚变动率，计算晶片间的(相对于靶寿命的)标准偏差/平均值(相当于膜厚均匀性)×100。

(实施例1)

对纯度99.997％的钽原料进行电子束熔炼并进行铸造而制成长度1000mm、直径195mmφ的锭。接着，对该锭进行冷压锻而制成直径150mm，然后以必要的长度进行切割，从而得到坯。接着，在1250℃的温度下进行热处理，再次进行一次冷锻，在1000℃下进行热处理，接着进行二次冷锻，分成2份，并再次在1000℃下进行热处理。

接着，对锻造坯进行冷轧。对于轧制工序而言，重复压下率小于6％的连续轧制道次合计30次，然后，以压下率6％以上的轧制道次进行轧制。轧制后，在800℃下对其进行热处理。接着，对得到的厚度10mm、500mmφ的靶原材料进行机械精加工，从而制作出厚度6.35mm、450mmφ的钽溅射靶。

对于通过以上的工序得到的钽溅射靶，对其表面用砂纸(相当于#2000)进行打磨，然后使用polipla溶液进行磨光并抛光成镜面，然后，用氢氟酸、硝酸、盐酸的混合液进行处理。对于得到的研磨面，使用ebsp装置(jsm-7001fttls型场发射电子显微镜/晶体取向分析装置oim6.0-ccd/bs)，如图1所示，对于与溅射面垂直的截面的组织(宽度：2mm、高度：6.35mm)观察5个位置。另外，将晶体取向分布示于图3。其结果是，{100}面沿nd取向的晶粒的面积率为49.5％。{111}面沿nd取向的晶粒的面积率为14.3％；另外，{100}/{111}的面积率之比为3.46。接着，使用该靶实施溅射，其结果是，膜厚均匀性为2.1，膜厚均匀性的变动率为4，是良好的。另外，得到了成膜速度为5.5a/秒的期望的溅射速率。将该结果同样示于表1。

(实施例2-5)

使用与实施例1同样的方法等制作锻造坯。接着，对锻造坯进行冷轧。轧制工序中，如表1所示调节压下率小于6％的连续轧制道次的合计次数，然后，以压下率6％以上的轧制道次进行轧制，使得总压下率达到85％以上。轧制后，在800℃进行热处理。接着，对得到的厚度10mm、500mmφ的靶原材料进行机械精加工，从而制作出厚度6.35mm、450mmφ的钽溅射靶。

对于通过以上的工序得到的溅射靶，使用与实施例1同样的方法，观察与靶的溅射面垂直的截面的组织。其结果是，{100}面沿nd取向的晶粒的面积率均为30％以上。另外，{100}/{111}的面积率之比均为1.5以上(但是，实施例4除外)。接着，使用该靶实施溅射，其结果是，膜厚均匀性和膜厚均匀性的变动率良好。另外，对于成膜速度而言，也得到了期望的溅射速率。将它们的结果同样示于表1。

(比较例1-5)

使用与实施例1同样的方法等制作锻造坯。接着，对锻造坯进行冷轧。轧制工序中，如表1所示调节压下率小于6％的连续轧制道次的合计次数，然后，以压下率6％以上的轧制道次进行轧制，使得总压下率达到85％以上。轧制后，在800℃进行热处理。接着，对得到的厚度10mm、350mmφ的靶原材料进行机械精加工，从而制作出厚度6.35mm、320mmφ的钽溅射靶。

对于通过以上的工序得到的溅射靶，使用与实施例1同样的方法，观察与靶的溅射面垂直的截面的组织。其结果是，{100}面沿nd取向的晶粒的面积率均小于30％。另外，{100}/{111}的面积率之比均小于1.5。接着，使用该靶实施溅射，其结果是，膜厚均匀性和/或膜厚均匀性的变动率降低。另外，成为高溅射速率。将它们的结果同样示于表1。

表1

判定基准

产业实用性

本发明通过在钽溅射靶中将其组织取向调节为规定的状态，即使在高功率溅射情况下也能够适度降低成膜速度，能够控制膜厚，因此能够形成膜厚均匀性优良的薄膜。作为用于形成半导体集成电路的元件布线用的薄膜的钽溅射靶是有用的。