芯片接合膜、切割-芯片接合膜及层叠膜的制作方法
【技术领域】
[0001] 本发明涉及芯片接合膜、切割-芯片接合膜及层叠膜。
【背景技术】
[0002] 已知在将半导体芯片粘接于金属引线框等被粘物时使用芯片接合膜的方法（例 如参照专利文献1)。
[0003] 在这样的方法中，有时在芯片接合后在芯片接合膜中产生空隙。空隙使由耐吸湿 回流焊、耐HAST (High Accelerated Stress Test，高加速应力试验）等评价的半导体装置 的可靠性降低，导致半导体装置的不良。
[0004] 现有技术文献
[0005] 专利文献
[0006] 专利文献1 :日本特开平6-145639号公报
【发明内容】
[0007] 发明要解决的课题
[0008] 现有的芯片接合膜含有500nm左右的填料，因此不透明。因此，为了观察芯片接合 膜中的空隙，一般使用超声波映像装置（SAT)。但是，在利用超声波映像装置进行观察的情 况下，需要将半导体装置浸入水中，因此为了进行试验，需要牺牲半导体装置。
[0009] 本发明的目的在于解决所述问题，提供能够在不牺牲半导体装置的情况下观察空 隙的芯片接合膜、切割-芯片接合膜及层叠膜。
[0010] 解决课题的方法
[0011] 本发明涉及雾度为〇%~25%的芯片接合膜。本发明的芯片接合膜的透明性高， 因此能够在不使用超声波映像装置的情况下观察空隙。因此，能够在不牺牲半导体装置的 情况下进行观察，能够提高半导体装置的成品率。另外，能够降低半导体装置的不良。
[0012] 本发明的芯片接合膜优选波长为600nm的光线的透射率超过85%。若超过85%， 则能够目视观察空隙。
[0013] 本发明的芯片接合膜优选波长为400nm的光线的透射率超过85%。若超过85%， 则能够用空隙检测装置、具体地与图像识别程序联动的光学显微镜装置等观察空隙。
[0014] 本发明的芯片接合膜优选波长为400nm~600nm的全部区域下的光线的透射率超 过85 %。若超过85 %，则能够目视、用空隙检测装置观察空隙。
[0015] 本发明还涉及一种切割-芯片接合膜，其具备：具有基材及配置在基材上的粘合 剂层的切割胶带、和配置在粘合剂层上的雾度为0%~25%的芯片接合膜。
[0016] 芯片接合膜优选在拉长到200%的状态下的波长为600nm的光线的透射率比未拉 长的状态下的波长为600nm的光线的透射率低5%以上。通过拉长芯片接合膜，可容易地观 察到芯片接合膜，因此可以容易地确认芯片接合膜的有无。
[0017] 但是，芯片接合膜的透明性高时，难以知晓芯片接合膜的位置，因此在将芯片接合 膜与切割胶带贴合时难以进行对位。另外，在进行品质检查时，有时无法检测到芯片接合膜 形状的异常。
[0018] 因此，芯片接合膜优选具备用于粘贴半导体晶片的粘贴部、及配置在粘贴部的周 边的非粘贴部，在非粘贴部设置有标记。标记优选能够光学地进行识别。若在非粘贴部设 置有标记，则在将芯片接合膜与切割胶带贴合时，可以容易地进行对位。另外，可以容易地 判断出芯片接合膜的有无。另外，在进行品质检查时，有时能够检测到芯片接合膜形状的异 常。
[0019] 基材优选在波长为400nm~600nm的全部区域下的光线的透射率为0%~20%。 由此，在将切割-芯片接合膜与半导体晶片贴合时，能够以基材的边缘等为基准进行对位。
[0020] 基材由与粘合剂层接触的第1主面、及与第1主面相对的第2主面定义两面。优 选第2主面的表面粗糙度Ra为0. 5ym~5ym。由此，能够使基材的透光率降低。
[0021] 本发明还涉及一种层叠膜，其具备隔片、和配置在隔片上的切割-芯片接合膜。
[0022] 隔片优选具备与芯片接合膜接触的层叠部、及配置在层叠部的外周的外周部。优 选在外周部设置有标记。另外，优选在层叠部的边缘设置有标记。若在外周部和/或层叠 部的边缘设置有刻痕，则在将芯片接合膜与切割胶带贴合时，可以容易地进行对位。
[0023] 优选标记为刻痕。从可以容易地进行位置认识的理由出发，优选刻痕的深度为 5 μ m ~ 45 μ m。
[0024] 发明效果
[0025] 根据本发明，提供能够在不牺牲半导体装置的情况下非破坏地观察空隙的芯片接 合膜、切割-芯片接合膜及层叠膜。
【附图说明】
[0026] 图1为芯片接合膜的概略剖面图。
[0027] 图2为切割-芯片接合膜的概略剖面图。
[0028] 图3为层叠膜的概略平面图。
[0029] 图4为将层叠膜局部放大显示的概略剖面图。
[0030] 图5为示出在切割-芯片接合膜上配置有半导体晶片的样子的概略的剖面图。
[0031] 图6为示出将半导体晶片单片化后的样子的概略的剖面图。
[0032] 图7为带有半导体芯片的被粘物的概略剖面图。
[0033] 图8为半导体装置的概略剖面图。
[0034] 图9为变形例1所涉及的芯片接合膜的概略剖面图。
[0035] 图10为变形例2所涉及的层叠膜的概略剖面图。
[0036] 图11为变形例3所涉及的层叠膜的概略剖面图。
[0037] 图12为变形例4所涉及的层叠膜的概略剖面图。
[0038] 符号说明
[0039] 1切割胶带 [0040] 2层叠膜
[0041] 3芯片接合膜
[0042] 4半导体晶片
[0043] 5半导体芯片
[0044] 6被粘物
[0045] 61带有半导体芯片的被粘物
[0046] 7 焊线
[0047] 8密封树脂
[0048] 9 隔片
[0049] 10切割-芯片接合膜
[0050] 11 基材
[0051] Ila 第 1 主面
[0052] Ilb 第 2 主面
[0053] 12粘合剂层
[0054] 31粘贴部
[0055] 32非粘贴部
[0056] 91层叠部
[0057] 92外周部
[0058] 93周边部
[0059] 301 标记
[0060] 901 刻痕
【具体实施方式】
[0061] 以下示出实施方式详细地说明本发明，但本发明并不限定于这些实施方式。
[0062] [实施方式1]
[0063] (芯片接合膜3)
[0064] 如图1所示，芯片接合膜3的形态为膜状。芯片接合膜3的透明性高，因此能够在 不使用超声波映像装置的情况下观察空隙。因此，能够在不牺牲半导体装置的情况下进行 观察，能够提高半导体装置的成品率。另外，能够降低半导体装置的不良。
[0065] 芯片接合膜3的雾度为25%以下，优选20%以下，进一步优选15%以下，特别优 选10%以下。由于为25%以下，因此透明性高，能够在不使用超声波映像装置的情况下观 察空隙。芯片接合膜3的雾度的下限没有特别限制，例如为0%以上。芯片接合膜3的雾度 的下限例如可以为0. 5%以上。
[0066] 需要说明的是，雾度可以通过实施例中记载的方法进行测定。
[0067] 雾度可以通过无机填充材料进行控制。例如，通过不配合无机填充材料、使用平均 粒径小的无机填充材料，能够减小雾度。
[0068] 芯片接合膜3中，优选波长为600nm的光线的透射率超过85%，更优选90 %以上。 若超过85%，则能够目视观察空隙。需要说明的是，观察中可以使用光学显微镜等。
[0069] 波长为600nm的光线的透射率可以通过填料的粒径进行控制。例如，通过减小填 料的粒径，可得到超过85%的透射率。
[0070] 芯片接合膜3中，优选波长为400nm的光线的透射率超过85%。若超过85%，则 能够用空隙检测装置、具体地光学显微镜等观察空隙。
[0071] 波长为400nm的光线的透射率可以通过填料的粒径进行控制。例如，通过减小填 料的粒径，可得到超过85%的透射率。
[0072] 芯片接合膜3中，优选波长为400nm~600nm的全部区域下的光线的透射率超过 85%。若超过85%，则能够目视、用空隙检测装置观察空隙。
[0073] 光线的透射率可以通过实施例中记载的方法进行测定。
[0074] 芯片接合膜3中，优选在拉长到200%的状态下的波长为600nm的光线的透射率比 未拉长的状态下的波长为600nm的光线的透射率低5%以上。通过拉长芯片接合膜3,可容 易地观察到芯片接合膜3,因此可以容易地确认芯片接合膜3的有无。切割-芯片接合膜中， 通过拉长切割-芯片接合膜，可以容易地确认芯片接合膜3的有无。需要说明的是，透射率 之所以降低，推测是由于通过进行拉长，芯片接合膜3中含有的聚合物产生取向性的缘故。
[0075] 芯片接合膜3中，在拉长到200%的状态下的波长为600nm的光线的透射率优选为 70%以下，更优选60%以下。若为70%以下，则可以容易地确认芯片接合膜3的有无。在 拉长到200%的状态下的波长为600nm的光线的透射率的下限没有特别限定，例如为5%。
[0076] 芯片接合膜3中，在拉长到5%的状态下的波长为600nm