过电流保护装置和过电流保护系统的制作方法

专利名称：过电流保护装置和过电流保护系统的制作方法
技术领域：
本发明涉及一种过电流保护装置和过电流保护系统，该过电流保护装置设置多个，并且当过电流流过由负载、电子开关和电线构成的负载驱动电路时，使作为过电流发生源的负载驱动电路的电子开关断开，从而保护设置在负载驱动电路中的电子开关和电线。
背景技术：
例如，诸如安装在车辆上的灯泡或者马达的负载通过电子开关(例如，M0SFET)连接到电池，并且通过在其接通与断开状态之间切换电子开关，控制其驱动操作和停止操作。此外，当在负载上发生诸如短路的故障，并因此过电流流过负载驱动电路时，负载和连接线束可能因为发热而损坏。因此，在相关技术中，安装了过电流保护装置，以便当负载驱动电路中发生过电流时，电子开关被立即断开，从而保护设置在该电路中的电子开关和电线免受过电流的影响(例如，请参见专利文献1)。此外，当在负载驱动电路中发生完全短路时，产生由于布线的阻抗引起的反电动势，从而导致电源侧的电压急剧降低。因此，根据基于负载电流与基准电流的比较结果来检测过电流的方法，可能发生当电源电压降低到等于或者小于运算放大器的工作范围电压的电压时，其过电流检测电路本身不能执行其功能，因此，该电子开关不能正常工作的情况。因此，如专利文献2所述，提出了一种方法，S卩，当电源电压由于产生反电动势而降低到低于预置下限的值时，多个负载驱动电路的各电子开关同时断开，并且在经过了预定时间后，执行再一次使各电子开关接通的再试操作。根据该方法，当电压降低的原因不是完全短路时，因为电源电压由于执行再试操作而返回稳定状态，所以每个电子开关都能够原样保持在接通状态。另一方面，当电路之一发生完全短路时，因为导致产生完全短路的电路的电子开关可能被锁定在断开状态，所以可以保护该电子元件和电线免受过热的影响。此外，该文献还公开了在执行再试操作时，控制各电子开关接通的时间，使它们之间存在时差(因此各电子开关不是同时接通)，从而避免流入各负载驱动电路的冲击电流不叠加。换句话说，在执行再试操作时，各电子开关不同时接通，而是以时差接通，从而确定发生完全短路的电路。引文清单专利文献专利文献1 JP-A-2004-48498专利文献2 JP-A-2009-231969发明概述技术问题如上所述，根据专利文献1描述的相关技术的例子，没有考虑电源电压显著降低，并因此像发生完全短路一样运算放大器不正常工作的情况。专利文献2描述的相关技术的例子构造成利用单个过电流保护装置控制多个负载驱动电路的电子开关，并且在产生过电流时各电路的电子开关被断开，从而保护设置在电路中的电子开关和与其连接的电线。因此，在执行再试操作时，可以使用于使各电子开关接通的时间互相不同。因此，可以轻而易举地将发生完全短路的电路区别开。然而，最近几年，通常采用对每个或者每两个负载驱动电路设置一个过电流保护装置的电路，因此每个过电流保护装置单个地检测过电流的产生，从而执行过电流保护。在这种情况下，在执行再试操作时，不容易以时差接通各电路的电子开关。因此，在过电流保护装置同时检测电源电压的减小从而使设置该电路中的电子开关断开，并且此后执行再试操作的情况下，可能发生各电子开关同时接通的情况(其之间没有任何时差)。在这种情况下，产生的问题是，当由于电子开关接通同时产生反电动势时，不能确定产生反电动势的电路。为了解决相关技术的这些问题，进行了本发明，并且本发明的目的是提供一种在连接到公用电源的多个过电流保护装置中在执行再试操作的时间之间提供时差的过电流保护装置和过电流保护系统。问题的解决方案为了实现该目的，根据本发明第一方面的过电流保护装置是用于保护具有直流电源、电子开关、电线和负载的负载驱动电路免受过电流的影响的过电流保护装置，该过电流保护装置包括电压检测单元，其构造成检测直流电源的输出电压(VBA)；时钟单元，其构造成对电子开关接通后所经过的时间计时；开关控制单元，其构造成当直流电源的输出电压降低到等于或者低于预先设置的阈值电压的值时将电子开关断开，并且当经过了预定的待机时间时再一次将电子开关接通；待机时间确定单元，其构造成当输出电压降低到等于或者小于阈值电压的值并且使电子开关断开时随机确定预定的待机时间；以及计数单元，其构造成对从电子开关接通到直流电源的输出电压降低到等于或者小于阈值电压的值为止所需的时间等于或者小于预定阈值时间(例如，400ysec)的事件发生次数进行计数，其中开关控制单元构造成当计数单元的计数值达到预定计数阈值(例如，7次)时保持电子开关的断开状态，而不考虑经过预定的待机时间。在根据本发明第二方面的过电流保护装置中，计数单元构造成在对发生次数进行计数之后到第一预定时间过去为止当未发生下一次计数时复位计数值。在根据本发明第三方面的过电流保护装置中，在直流电源的输出电压降低到等于或者小于阈值电压的值并且使电子开关断开后，开关控制单元构造成当输出电压升高到阈值电压时开始对待机时间计时。根据本发明第四方面的过电流保护系统是一种用于保护驱动控制电路的电线免受过电流的影响的过电流保护系统，该驱动控制电路包括多个负载驱动电路，每个负载驱动电路都具有电子开关和负载以及连接到每个负载驱动电路的单个直流电源，其中每个负载驱动电路都包括过电流保护装置，该过电流保护装置设置在负载驱动电路之一中，该过电流保护装置包括电压检测单元，其构造成检测直流电源的输出电压(VBA)；时钟单元，其构造成对在负载驱动电路之一的电子开关接通之后所经过的时间计时；开关控制单元，其构造成当直流电源的输出电压降低到等于或者低于预先设置的阈值电压的值时断开负载驱动电路之一的电子开关，并且当经过预定的待机时间时再一次接通电子开关；待机时间确定单元，其构造成当输出电压降低到等于或者小于阈值电压的值并且负载驱动电路之一的电子开关断开时确定预定的待机时间，以便不同于设置在另一个或者其他负载驱动电路中的过电流保护装置的待机时间；以及计数单元，其构造成对从负载驱动电路之一的电子开关接通到直流电源的输出电压降低到等于或者小于阈值电压的值为止所需的时间等于或者小于预定阈值时间(例如，400ySeC)的事件发生次数进行计数，其中开关控制单元构造成当计数单元的计数值达到预定计数阈值(例如7次)时保持电子开关的断开状态，而不考虑经过预定的待机时间。在根据本发明第五方面的过电流保护系统中，计数单元构造成在对发生次数进行了计数之后到经过第一预定时间为止当未发生下一次计数时复位计数值。在根据本发明第六方面的过电流保护系统中，在直流电源的输出电压降低到等于或者小于阈值电压的值并且使电子开关断开之后，开关控制单元构造成当输出电压升高到阈值电压时开始对待机时间计时。本发明的有益效果根据本发明的第一方面，当电压检测单元检测到直流电源的输出电压，并且这样检测到的输出电压降低到等于或者小于阈值电压(例如，3. 3伏)的值时，该电子开关被断开，此后，当经过随机确定的待机时间时，该电子开关被接通。重复执行这个过程。然后，当电子开关接通之后到输出电压降低到等于或者小于阈值电压的值为止的所需时间等于或者小于阈值时间(例如，400ysec)时，对发生这种事件的次数计数。当这种计数的次数达到计数阈值(例如，7次)时，该电子开关保持在断开状态。因此，当负载驱动电路发生完全短路时，可以立即检测到该完全短路的发生，并且该电路能够保持在断开状态，因此，能够保护设置在该电路中电子开关和电线免受完全短路产生的热量的影响。此外，随机确定待机时间。因此，在多个过电流保护装置并联到单个直流电源的情况下，当电路之一发生完全短路，并且直流电源的输出电压降低时，其余过电流保护装置中的电子开关也被断开。然而，在其余过电流保护装置中，当在经过待机时间后电子开关再一次接通时，在电子开关接通后的阈值时间内，直流电源的输出电压没有降低到等于或者小于阈值电压的值。因此，该计数值不递增，并且没有达到计数阈值。因此，可以继续驱动没有发生完全短路的电路。也就是，由于待机时间是随机确定的，所以容易确定发生完全短路的负载驱动电路。因此，只有发生完全短路的电路能够被中断，而其余电路能够被继续驱动。根据本发明的第二方面，到经过第一预定时间为止，当计数值没有达到计数阈值时，该计数值被复位。因此，当输出电压因为完全短路之外的原因降低到等于或者小于阈值电压的值时，能够防止该负载驱动电路被错误地中断。根据本发明的第三方面，当直流电源的输出电压降低到等于或者小于阈值电压的值时，该电子开关被断开，并且当该输出电压再一次升高并且超过阈值电压时，开始对待机时间计时。因此，能够精确地确定开始对待机时间计时的时间。根据本发明的第四方面，当连接到负载驱动电路之一的过电流保护装置的电压检测单元检测到直流电源的输出电压，并且这样检测到的输出电压降低到等于或者小于阈值电压(例如，3.3伏)的值时，电子开关被断开，此后，当经过了随机确定的待机时间时，负载驱动电路之一的电子开关被接通。重复执行这个过程。然后，在负载驱动电路之一的电子开关接通之后到输出电压降低到等于或者小于阈值电压的值为止所需时间等于或者小于阈值时间(例如，400ysec)时，对这种事件的发生次数计数。当这种计数的次数达到计数阈值(例如，7次)时，负载驱动电路之一的电子开关保持在断开状态。因此，当负载驱动电路之一中发生完全短路时，能够立即检测到该发生，并且该电路保持在断开状态，因此，能够保护设置在该电路中的电子开关和电线免受完全短路产生的热的影响。此外，在每个过电流保护装置中随机确定待机时间。因此，当负载驱动电路之一发生完全短路，并且共同使用的直流电源的输出电压降低时，其余过电流保护装置中的电子开关也被断开。然而，在其余过电流保护装置中，当在经过了待机时间后，电子开关被再一次接通时，在电子开关被接通之后的阈值时间内，直流电源的输出电压不降低到等于或者小于阈值电压的值。因此，计数值不递增，并且不达到计数阈值。因此，可以继续驱动未发生完全短路的电路。也就是，由于待机时间是随机确定的，所以容易确定发生完全短路的负载驱动电路。因此，能够仅仅中断发生完全短路的电路，并且可以继续驱动其余电路。根据本发明的第五方面，在设置在负载驱动电路之一中的过电流保护装置中，到经过第一预定的时间为止计数值没有达到计数阈值时，该计数值被复位。因此，当输出电压由于完全短路之外的原因降低到等于或者小于阈值电压的值时，能够防止该电路被错误地中断。根据本发明的第六方面，当直流电源的输出电压降低到等于或者小于阈值电压的值时，电子开关被断开，然后，当输出电压再一次升高并且超过阈值电压时，开始对待机时间计时。因此，在各过电流保护装置中，能够使对待机时间计时的开始时间一致，并且能够对待机时间精确地计时。


图1是示出根据本发明实施例其中连接了多个过电流保护装置的过电流保护系统的配置的电路图。图2是示出根据本发明实施例的过电流保护装置和该过电流保护装置与其连接的负载驱动电路的电路图。图3是示出根据本发明实施例的过电流保护装置的处理操作的流程图的第一分支图。图4是示出根据本发明实施例的过电流保护装置的处理操作的流程图的第二分支图。图5是示出在根据本发明实施例的过电流保护装置中，在电子开关接通之后，用于立即确定过电流的经过时间与电压之间关系的时序图。图6是示出在根据本发明实施例的过电流保护装置中，用于确定过电流的经过时间与电压之间关系的时序图。图7是示出在根据本发明实施例的过电流保护装置中，用于确定过电流的经过时间与电压之间关系的时序图。图8是示出当安装在车辆上的喇叭被驱动时负载电流变化的特性图。图9是示出当安装在车辆上的喇叭被驱动时负载电流的变化与基准电压Vrdfl、二倍电压Vref2之间关系的特性图。图10是示出当安装在车辆上的喇叭被驱动时负载电流的变化与基准电压Vrefl、二倍电压Vref2之间关系的特性图。图11是示出当安装在车辆上的喇叭被驱动时负载电流的变化与基准电压Vrefl之间关系的特性图。图12是示出根据本发明实施例的过电流保护装置的VBA监控电路的处理操作的流程图。图13是示出根据本发明实施例的各过电流保护装置的VBA监控电路的输出信号变化的时序图，其中图13(a)是示出电池VB的输出电压VBA的变化的特性图，图13(b)是示出输入到设置在IC电路51-1 (CHl)中的VBA监控电路15的信号的变化，图13(c)示出其输出信号的变化，图13(d)示出设置在IC电路51-2(CH2)中的VBA监控电路15的输出信号的变化，以及图13(e)示出设置在IC电路51-3(CH3)中的VBA监控电路15的输出信号的变化。图14是示出根据本发明实施例的各过电流保护装置的VBA监控电路的详细配置的方框图。参考符号清单11 缓冲器12:触发电路13:电荷泵14 逻辑电路15: VBA监控电路16:Vds检测电路17:在发故障检测电路18 振荡器19:过电压检测电路51-1 至 51-3 IC 电路VB:电池(直流电源)Ql:多源 FETQla:主 FETQlb 辅助 FETCMPl至CMP5 比较器1至比较器5AMPl 放大器ORl 或电路0R2 或电路ANDl 与电路Ris:电流检测电阻器
具体实施例方式下面将根据

本发明的实施例。图1是示出根据本发明实施例的过电流保护系统的配置的示意图，该过电流保护系统例如安装在用于驱动诸如灯泡、马达、喇叭的各种负载RL(RL 1至RL3)的负载驱动电路(由VB、Qla、RLl和连接这些元件的电线构成的电路)上，并且当流过过电流时具有断开负载驱动电路，从而保护设置在该电路中的电子开关(Qla)和电线免受过热的影响。虽然以用于保护3个负载驱动电路的保护系统为例说明本实施例，但是电路的数量并不局限于3个。如图1所示，该过电流保护系统包括3个IC电路51-1至51_3。IC电路51_1至51-3中的每个都通过端子Dl和大电流熔断器Fu连接到电池(直流电源)VB。此外，IC电路51-1至51-3分别通过端子D5至D7连接到负载RL(RL1至RU)，以便控制每个负载RL的驱动和停止。此外，IC电路51-1至51-3通过输入I/F 54至56连接到端子D2至D4，以分别从端子D2至D4输入驱动信号。图2是示出IC电路51-1的详细配置的电路图。由于三个IC电路51_1至51_3每个具有相同的配置，所以仅对IC电路51-1的配置进行说明。简单地说，如图2所示，IC电路51-1由过电流保护装置100和多源FET (Ql ；下面简称为“FET^Ql))分别构成。尽管在该实施例中N型MOSFET用作FET (Ql)，但是可以利用P型MOSFET代替它。FET(Ql)设置在通过端子Dl连接的电池VB与通过端子D5连接的负载RL 1之间，并且是包括两个FET，即，主FET (Qla ；电子开关，下面简称为FET (Qla))和辅助FET (Qlb ；下面简称为FET (Qlb))的多源型MOSraT，两个FET的漏极和栅极分别做成共用。通过切换FET(Qla)的接通/断开状态，控制负载RLl的驱动和停止。过电流保护装置100包括与电路ANDl和连接到该与电路ANDl的输出端的缓冲器11。该缓冲器11的输出端连接到FET(Ql)的栅极。电荷泵13连接到缓冲器11。此外，与电路ANDl的输入端之一连接到端子D2，而另一个输入端连接到触发电路12的Q输出。因此，当H电平的信号被输送到端子D2时，由于触发电路12的输出信号正常处于H电平，所以与电路ANDl的输出信号变成H电平。此外，由于H电平的该信号在缓冲器11与预定电平的电压相加，然后，被输送到FET(Ql)的栅极，所以FET(Ql)接通，从而驱动负载RLl。此外，过电流保护装置100包括放大器AMP1。该放大器AMPl的负极输入端连接到FET (Qla)的源极(电压Vs)，而其正极输入端连接到FET (Qlb)的源极。放大器AMPl的输出端连接到N型MOSFET (Q2)的栅极，N型MOSFET (Q2)的漏极连接到FET (Qlb)的源极，N型M0SFET(Q2)的源极连接到电流检测电阻器Ris的一端，而电流检测电阻器Ris的另一端连接到地线。因此，在电流检测电阻器Ris的一端产生与负载电流IO成正比的电压(下面称为“参照电压V，)。此外，过电流保护装置100包括5个比较器CMPl至CMP5。在这些比较器中的比较器CMP5中，其正极输入端连接到电源Vtf，而其负极输入端连接到FET (Qla)的源极。因此，当FET(Qla)的漏极与源极之间的电源(VB-Vs)超过电源Vtf的输出电压时，比较器CMP5的输出信号从L电平变为H电平。这个输出信号输出到Vds检测电路16和在发故障检测电路17。此外，4个比较器CMPl至CMP4按照顺序设置，以根据流入负载驱动电路的过电流的大小输出确定结果。比较器CMP2至CMP4中每个的正极输入端连接到MOSFET (Q2)的源极，而比较器CMPl的正极输入端通过电阻Rcf连接到M0SFET(Q2)的源极。此外，比较器CMPl的正极输入端连接到电容器Cf的一端。电容器Cf的另一端连接到地线。因此，时间常数电路由电阻器Rcf和电容器Cf构成。这个时间常数电路使参照电压Vp平滑，以产生低速跟随电压Vc。在连接不需要低速跟随电压Vc的负载的情况下，电容器Cf不被连接。比较器CMPl和CMP2的输出端分别连接到或电路ORl的输入端。预置基准电压Vrefl输送到比较器CMPl的负极输入端，是基准电压Vref 1的两倍大的二倍电压Vref2输送到比较器CMP2的负极输入端，是基准电压Vref 1的四倍的四倍电压Vref4输送到比较器CMP3的负极输入端，以及是基准电压Vrefl的八倍的八倍电压VrefS输送到比较器CMP4的负极输入端。或电路ORl的输出端连接到逻辑电路14的IN-1，比较器CMP2的输出端连接到逻辑电路14的IN-2，比较器CMP3的输出端连接到逻辑电路14的IN-4，而比较器CMP4的输出端连接到逻辑电路14的IN-8。除了各比较器CMP2至CMP4的输出信号和或电路ORl的输出信号以外，从端子2输入用于FET(Ql)的过电压检测信号、时钟信号和驱动信号也被输送到逻辑电路14。逻辑电路14具有如下所述的计时功能(Tl至T4)和计数功能(Ct)，以便具有当发生过电流时对过电流的持续时间和发生过电流的次数进行计数的功能。此外，逻辑电路14的输出端(OUT)连接到或电路0R2的3个输入端之一，以便当输出端(OUT)的输出信号变成H电平时，将FET(Ql)的驱动信号设置成H电平。此外，逻辑电路14连接到振荡器18，以便将来自振荡器18的时钟信号送给逻辑电路14。振荡器18连接到电容器Cosc的一端。电容器Cosc的另一端接地。此外，逻辑电路14连接到过电压检测电路19，从而即使当电池VB的输出电压VBA (下面可以称为电池VBA)变成过电压而导致过电流中断时，当电池VB的电压恢复到正常电压时，仍可取消负载驱动电路的断开状态。或电路0R2的3个输入端中的第二个输入端连接到VBA监控电路15，而3个输入端中的第三个输入端连接到Vds检测电路16。或电路0R2的输出端连接到触发电路12的
复位端。VBA监控电路15监控电池VB的电压。当电池VB的电压降低到等于或者小于预定阈值电压(例如，3. 3伏)的值时，VBA监控电路15确定IC电路15不能正常工作，并且将电压异常信号输出到触发电路12的复位输入，从而断开FET (Ql)，并且停止驱动负载RLl。如图14所示，VBA监控电路15包括电压检测单元15a，用于检测电池电压VBA ；时钟单元15b，用于测量在FET(Ql)接通之后经过的时间；开关控制单元15c，用于当电池电压VBA降低到等于或者小于预定阈值电压(例如，3. 3伏)的值时，断开FET (Ql)，并且当经过预定的待机时间(Tb)时然后再接通FET(Ql)；待机时间确定计数单元15d，用于当电池电压VBA降低到等于或者小于预定阈值电压的值并且FET(Ql)被断开时，随机确定预定的待机时间(Tb)；以及计数单元15e，用于对从FET(Ql)接通到电池电压VBA降低到等于或者小于阈值电压的值所需的时间等于或者小于预定阈值时间(例如，400ysec)的事件发生次数计数。下面将说明VBA监控电路15的详细操作。当比较器CMP5确定FET (Ql)的源极电压超过基准电压Vref，从而使FET(Ql)断开，并且停止驱动负载RLl时，Vds检测电路16确定FET (Ql)的漏极与源极之间的电压异常。在发故障检测电路17根据比较器CMP5的输出信号判断FET Oil)是否处在在发故障状态，并且当发生在发故障时，输出在发故障检测信号。接着，将参考图3和4所示的流程图说明根据上述方式构成的实施例的负载驱动电路的保护装置的操作。在图3和4中，从步骤Sll到步骤S32的处理对应于接通电源时的操作，而从步骤S33到步骤S58的处理对应于处于稳定状态时的操作。首先，当FET(Ql)的驱动信号被输送到端子D2时，与电路ANDl的输出由于该驱动信号而变成H电平。因此，电荷泵13的输出电压与电池VB的电压相加产生的驱动电压通过缓冲器11输送到I7ET(Ql)的栅极。结果，FET(Ql)接通(步骤S 11)，因此，负载电流IO通过FET (Qla)流入负载RLl，从而驱动负载RLl。当负载电流IO流入负载RL 1时，由于放大器AMPl使基准电流Ir流入FET(Qlb)，因此FET(Qla)的源极电压Vs变成等于FET(Qlb)的源极电压，所以基准电流Ir变成与负载电流IO成正比的电流。此外，由于基准电流Ir通过电流检测电阻器Ris(Ris<<Rcf)流入地线，所以电流检测电阻器Ris产生的参照电压Vp变成与负载电流IO成正比的电压。在这个实施例中，通过将参照电压Vp与四种基准电压，S卩，基准电压Vrefl、二倍电压Vref2、四倍电压Vref4以及八倍电压VrefS进行比较，确定过电流的大小。根据过电流的大小和持续时间，确定负载驱动电路的接通/断开。当FET(Ql)的驱动信号输送给逻辑电路14时，逻辑电路14操作用于对T4计时的T4计时器(步骤S12)。时间T4例如设置为发生冲击电流的时间(例如，2秒)。接着，逻辑电路14判断比较器CMPl和比较器CMP2的输出信号至少之一是否变成H电平。换句话说，判断与负载电流IO成正比的参照电压Vp是否超过二倍电压Vref2，或者通过平滑参照电压Vp获得的电压(低速跟随电压)Vc是否超过基准电压Vrefl (步骤S13)。此后，步骤S13的判断结果是“是”的状态被称为“满足过电流确定条件”，并且该步骤的判断结果是“否”的状态被称为“不满足过电流确定条件”。当负载电流IO不满足过电流确定条件(比较器CMPl和CMP2的输出电流中的每个都处于L电平的情况)(步骤S13中“否”)时，判断逻辑电路14对时间T4的计时是否中止(步骤S14)。当时间T4已经过去时(步骤S14中“是”)，该处理进入下面描述的步骤S33(图4)。相反，当时间T4尚未过去时(步骤S 14中“否”)，该处理返回步骤S13。另一方面，当负载电流10满足过电流确定条件(在比较器CMPl和CMP2的输出电流至少其中之一处于H电平的情况)(步骤S13中“是”)，则确定负载驱动电路中发生过电流，因此，用于对时间Tl (Tl < T4)计时的Tl计时器工作(步骤S15)。例如，在用于驱动安装在车辆上的喇叭的负载驱动电路的情况下，在驱动喇叭时流到负载驱动电路的电流具有其幅值以短周期大变化的波形，如图8中的曲线ql所示，并且电在流检测电阻器Ris产生的参照电压Vp也变化，如波形ql所示。此外，通过时间常数电路获得的低速跟随电压Vc具有平滑波形，如曲线q2所示。当曲线ql超过二倍电压Vref2时，或者当曲线ql超过基准电压Vrefl时，或电路ORl的输出信号变成H电平。接着，将与负载电流IO成正比的参照电压Vp与八倍电压VrefS进行比较(步骤S16)。由于比较的结果，当确定参照电压Vp超过八倍电压VrefS时(步骤S16中的“是”)，逻辑电路14将停止信号(H电平的信号)输出到或电路0R2，从而通过停止信号断开FET(Ql)的驱动信号(步骤S3》。即，当具有参照电压超过八倍电压VrefS这样大小的幅值的过大负载电流IO流入负载驱动电路中时，FET(Ql)被立即断开，从而保护负载驱动电路。换句话说，在紧接着接通负载驱动电路后(紧接着接通FET(Ql)后)，其幅值几乎为稳定电流的幅值的八倍的冲击电流立即流入负载驱动电路。因此，当参照电压超过是基准电压Vrefl的八倍的八倍电压VrefS时，确定短路电流流过，负载驱动电路被立即断开，而不等待经过时间Tl。另一方面，当确定参照电压Vp未超过八倍电压VrefS时(步骤S16中“否”)，则判断是否经过时间Tl (步骤S17)。即，尽管发生过电流，但是当对应于过电流的参照电压Vp具有未达到八倍电压VrefS大小的幅值时，FET(Ql)的接通状态继续，直到经过时间Tl为止。当经过了时间Tl时(步骤S17中“是”)，如同在上述步骤S13中那样，逻辑电路14判断负载电流IO是否满足过电流确定条件(步骤S18)。即，确定在经过时间Tl后，是否仍发生过电流。当确定不满足过电流确定条件时(步骤S18中“否”)，确定负载电流IO恢复到稳定电流，并且判断逻辑电路14是否终止时间T4的计时(步骤S19)。当经过了时间T4时(步骤S19中的“是”)，该处理进行步骤S33(图4)。相反，当还未经过时间T4时(步骤S19中的“否”)，该处理返回步骤S18。另一方面，当确定过电流IO满足过电流确定条件时(步骤S18中“是”)，则确定在负载驱动电路仍发生过电流，尽管参照电压Vp小于八倍电压VrefS。因此，用于对时间T2 (预定时间；Tl < T2 < T4)计时的T2计时器工作(步骤S20)。此后，将参照电压Vp与四倍电压Vref4进行比较(步骤S21)。由于比较的结果，当确定参照电压Vp超过四倍电压Vref4时(步骤S21中“是”)，逻辑电路14将FET (Ql)的驱动信号断开，从而断开FET (Ql)(步骤S32)。即，即使在紧接着FET(Ql)接通之后超过时间Tl的期间，当具有参照电压超过四倍电压Vref4这样大小的幅值的过电流立即连续流入负载驱动电路时，FET(Ql)仍然被断开，从而保护负载驱动电路。另一方面，当确定参照电压Vp未超过四倍电压Vref4时(步骤S21中“否”)，判断时间T2是否已经过去(步骤S22)。即，尽管发生过电流，但是当对应于过电流的参照电压Vp具有未达到四倍电压Vref4的幅值时，FET(Ql)的接通状态继续，直到时间T2过去为止。当时间T2已经过去时(步骤S22中“是”)，如同在上述步骤S13和S18中那样，逻辑电路14判断负载电流IO是否满足过电流确定条件(步骤S23)。S卩，判断在FET(Ql)接通之后，在经过时间(T1+T2)后，是否仍然发生过电流。当过电流IO不满足过电流确定条件时(步骤S23中“否”)，则确定负载电流IO返回稳定电流，并且判断逻辑电路14是否终止对时间T4的计时(步骤S24)。当已经经过间T4时(步骤S24中“是”)，该处理进行到步骤S33 (图4)。相反，当还未经过时间T4时(步骤S24中“否”)，该处理返回步骤S23。另一方面，当确定过电流IO满足过电流确定条件时(步骤S23中“是”)，则确定在负载驱动电路仍然发生过电流，尽管参照电压Vp小于四倍电压Vref4。因此，用于对时间T3 (预定时间；T2 < T3 < T4)计时的T3计时器工作(步骤S20)，并且计数值Ct被置位为0 (步骤 S25)。接着，将参照电压Vp与二倍电压Vref2进行比较(步骤S26)。由于比较的结果，当确定参照电压Vp超过二倍电压Vref2时(步骤S26中“是”)，逻辑电路14将用于FET(Ql)的驱动信号断开，从而断开FET (Ql)(步骤S32)。S卩，当在超过时间(T1+T2)的时间，具有参照电压超过二倍电压Vref2这样大小的幅值的过电流连续流入负载驱动电路时，FET(Ql)被断开，从而保护负载驱动电路。另一方面，当确定参照电压Vp未超过二倍电压Vref2时(步骤S26中“否”)，判断是否经过了时间T3(步骤S27)。即，尽管发生过电流，但是当对应于过电流的参照电压Vp具有未达到二倍电压Vref2的幅值时，FET(Ql)的接通状态继续，直到经过时间T3为止。当经过了时间T3时(步骤S27中“是”)，如同在上述步骤S13、S18和S23中那样，逻辑电路14判断负载电流IO是否满足过电流确定条件(步骤S28)。S卩，在使FET(Ql)接通之后，判断在经过时间(T1+T2+T3)后，是否仍然发生过电流。当过电流IO不满足过电流确定条件时(步骤幻8中“否”)，则确定负载电流IO返回稳定电流，并且判断逻辑电路14是否终止对时间T4的计时(步骤S29)。当已经经过时间T4时(步骤S29中“是”)，该处理进行到步骤S33 (图4)。相反，当还未经过时间T4时(步骤S29中“否”)，该处理返回步骤S28。另一方面，当确定过电流IO满足过电流确定条件时(步骤S28中“是”)，则确定在负载驱动电路仍发生过电流，尽管参照电压Vp小于二倍电压Vref2 (在这种情况下，CMPl的输出信号是H电平，而CMP2的输出信号是L电平)，判断计数值Ct是否是4 (步骤S30)。当计数值Ct不是4时(步骤S30中“是”)，计数值Ct递增(Ct = Ct+l)，然后，T3计时器工作(步骤S31)，并且该处理返回步骤S26。此后，当在步骤S30的处理中，计数值Ct是4(预定数)时，使FET(Ql)断开(步骤S32)。S卩，在步骤S^至S31的处理中，在参照电压Vp低于二倍电压Vref2，并且过电流IO满足过电流确定条件的情况下，也就是，在只有比较器CMPl的输出信号是H电平的情况下，当在时间T3期间这种状态继续的事件次数达到5次(从Ct = 0到4的5次)时，FET (Ql)断开，从而保护负载驱动电路。此外，当在计数值Ct达到4之前时间T4已经过去时，该处理进入步骤S33 (图4)。下面概括说明上述处理。(a)在使FET(Ql)接通后，当过电流IO满足过电流确定条件，并且参照电压Vp超过八倍电压VrefS时，FET (Ql)被立即断开。图5是示出参照电压Vp相对于时间变化的时序图。在图5所示的时点tOFET(Ql)接通，而当在从时点t0到时点tl的时段期间Vp超过Vref8 时，FET(Ql)被断开。(b)在使FET(Ql)接通后过电流IO满足过电流确定条件，并且在满足过电流确定条件之后经过间Tl时参照电压Vp超过四倍电压Vref4的情况下，FET(Ql)断开。S卩，在从图5所示的时点tl到时点t2的时段期间，当Vp超过Vref4时FET(Ql)被断开。(c)在经过时间Tl之后经过时间T2时当参照电压Vp超过二倍电压Vref2时，FET(Ql)被断开。即，在从图5所示的时点t2到时点t3的时段期间，当Vp超过Vref2时FET(Ql)被断开。(d)在经历时间Tl之后经历时间T2时，在参照电压Vp小于二倍电压Vref2并且过电流IO满足过电流确定条件期间的时段持续到T3的情况下，当这种状态被满足的事件次数达到5时，FET(Ql)被断开。即，在满足过电流确定条件并且Vp小于Vref2期间的时段持续到T3的情况下，在从图5所示的时点t2到时点t5的时段期间(除了从t3到t4的时段)，当这种状态重复5次时，FET (Ql)被断开。这样，即使存在不满足过电流确定条件的时段(t3至t4)，由于只要使FET(Ql)接通之后的时间经过尚未达到T4，计数值Ct就不被复位，所以计数值Ct的计数操作持续到时点t5。以这种方式，由于根据紧接在使FET(Ql)接通后的负载电流IO的幅值和持续时间，判断FET(Ql)是否断开，所以可以防止由于在FET(Ql)接通时所产生的冲击电流而引起的错误断开。此外，当由于诸如短路的故障而发生过电流时，FET(Ql)被断开，从而保护FET(Ql)和电线。另一方面，当在FET (Ql)接通后经过时间T4(例如，2秒)时，逻辑电路14判断负载电流IO是否满足过电流确定条件(图4中的步骤S33)。S卩，在FET(Ql)接通后经过时间Τ4时，判断是否发生过电流。当确定负载电流不满足过电流确定条件时(步骤S33中“否”)，则确定该负载电流是稳定电流，然后，判断逻辑电路14的Τ4计时器是否工作(步骤S34)。当确定Τ4计时器不工作时，使Τ4计时器工作(步骤S36)，然后，该处理返回步骤S33。另一方面，当确定Τ4计时器工作时，则判断是否终止对时间Τ4计时(步骤S35)，然后，该处理返回步骤S33。即，在从步骤S33到步骤S36的处理中，在FET(Ql)接通后经过时间Τ4时(当冲击电流会聚并且变成稳定电流时)，Τ4计时器再一次工作，以开始对时间Τ4计时。然后，如果未发生过电流(如果步骤S33的“否”状态继续)，则重复从步骤S33到步骤S36的处理。换句话说，由于当稳定电流使负载驱动电路工作时重复这些处理，所以保持FET(Ql)的接通状态。当确定负载电流满足过电流确定条件时(步骤S33中“是”)，逻辑电路14的Τ5计时器(Τ5 < Τ4)工作，并且Τ4计时器被复位。此外，计数值Ct被置位到0 (步骤S37)。接着，将与负载电流IO成正比的参照电压Vp与四倍电压Vref4进行比较(步骤S38)。比较结果，当确定参照电压Vp超过四倍电压Vref4时(步骤S38中“是”)，逻辑电路14对或电路0R2输出停止信号，从而通过该停止信号使FET(Ql)的驱动信号断开，并且断开FET (Ql)(图3中的步骤S32)。即，在FET (Ql)接通后在经过某个时间并且然后冲击电流会聚的状态下，当具有参照电压超过四倍电压Vref4这样大小的幅值的过大电流流入负载驱动电路时，FET(Ql)被立即断开，从而保护FET(Ql)和电线。另一方面，当确定参照电压Vp未超过四倍电压Vref4时(步骤S38中“否”)，判断是否经过了时间T5(预定时间)(步骤S39)。即，虽然过电流IO满足过电流确定条件，但是当对应于过电流的参照电压Vp具有未超过四倍电压Vref4这样大小的幅值时，FET(Ql)的接通状态继续，直到经过时间T5为止。当经过了时间T5时(步骤S39中“是”)，如同在上述步骤S33中那样，逻辑电路14判断负载电流IO是否满足过电流确定条件(步骤S40)。即，判断在经过时间T5后，是否仍发生过电流。当确定不满足过电流确定条件时(步骤S40中“否”)，则确定负载电流IO是稳定电流，然后，判断逻辑电路14的T4计时器是否在工作(步骤S41)。当T4计时器不工作时，使T4计时器工作(步骤S48)，然后，该处理返回步骤S40。相反，当T4计时器工作时，判断是否终止对时间T4计时(步骤S4》。当已经经过时间T4时(步骤S42中“是”)，该处理返回步骤S33。相反，当还未经过时间T4时(步骤S42中“否”)，该处理返回步骤S40。在这个处理中，当还没有经过时间T4时即使确定未发生过电流，也保持计数值Ct (请参考下面描述的步骤S44)。相反，当经过时间T4时，计数值Ct被复位。另一方面，当过电流IO满足过电流确定条件时(步骤S40中“是”)，判断计数值Ct是否为1 (步骤S44)。由于计数值Ct最初是0 (步骤S44中“否”)，所以计数值Ct递增，然后，T5计时器工作(步骤S40，然后，该处理返回步骤S38。此后，重复步骤S38至S44的处理，并且当确定步骤S40的处理是“是”时，由于计数值Ct变成1 (预定数)，所以步骤S44的处理确定为“是”。即，在负载电流IO满足过电流确定条件并且参照电压Vp未达到四倍电压Vref4的情况下，当在时间T5期间这种状态持续的事实次数达到2次时，在步骤S44确定为“是”。当在步骤S44确定为“是”时，如同上述步骤S33和S40那样，逻辑电路14判断过电流IO是否满足过电流确定条件(步骤S46)。即，判断在计数值Ct变成1后是否仍然发生过电流。当过电流不满足过电流确定条件(步骤S46中“否”)时，则确定过电流IO是稳定电流，然后，判断逻辑电路14的T4计时器是否在工作(步骤S47)。当确定T4计时器不工作时，使T4计时器工作(步骤S49)，然后，该处理返回步骤S46。另一方面，当确定T4计时器工作时(步骤S47中“是”)，则判断是否终止对时间T4计时(步骤S48)。当经过了时间T4时(步骤S48中“是”)，该处理返回步骤S33。相反，当还未经过时间T4时(步骤S48中“否”)，该处理返回步骤S46。在这个处理中，当还没有经过时间T4时即使如果确定未发生过电流，也保持计数值Ct。相反，当经过了时间T4时，计数值Ct被复位。另一方面，当负载电流满足过电流确定条件时(步骤S46中“是”)，T5计时器工作，并且T4计时器被复位，从而将计数值Ct复位到0 (步骤S50)。即，当在具有参照电压低于四倍电压Vref4这样大小的幅值的过电流在时间T5期间继续的状态重复两次的情况下仍发生过电流时，T5计时器再一次工作，并且T4计时器被复位，从而复位计数值Ct。此后，将参照电压Vp与二倍电压Vref2进行比较(步骤S51)。由于比较的结果，当确定参照电压Vp超过二倍电压Vref2时(步骤S51中“是”)，逻辑电路14将停止信号(H电平的信号)输出到或电路0R2，从而通过停止信号断开FET(Ql)的驱动信号，并且断开FET(Ql)(图3中的步骤S32)。即，当具有参照电压低于四倍电压Vref4的这样大小的幅值的过电流在两倍时间T5期间继续，并且此后仍产生具有超过二倍电压Vref2这样大小的幅值的过电流时，FET(Ql)被断开，从而保护FET(Ql)和电线。另一方面，当确定参照电压Vp未超过二倍电压Vref2时(步骤S51中“否”)，判断是否经过了时间T5(步骤S52)。即，虽然发生过电流，但是当对应于过电流的参照电压Vp具有低于二倍电压Vref2这样大小的幅值时，FET (Ql)的接通状态继续，直到经过时间T5为止。当经过了时间T5时(步骤S52中“是”)，如同在上述步骤S33、S40和S46中那样，逻辑电路14判断负载电流IO是否满足过电流确定条件(步骤S58)。因此，当确定不满足过电流确定条件时(步骤S58中“否”)，则确定负载电流IO是稳定电流，然后，判断逻辑电路14的T4计时器是否在工作(步骤S54)。当T4计时器不工作时，使T4计时器工作(步骤S56)，然后，该处理返回步骤S53。相反，当T4计时器工作时(步骤S54中“是”)，判断是否终止对时间T4计时(步骤S55)。当经过了时间T4时(步骤S55中“是”)，该处理返回步骤S38。相反，当还未经过时间T4时(步骤S55中“否”)，该处理返回步骤S53。在这个处理中，当还没有经过时间T4时即使确定未发生过电流，也保持计数值Ct。相反，当经过了时间T4时，计数值Ct被复位。另一方面，当负载电流满足过电流确定条件时(步骤S53中“是”)，判断计数值Ct是否为4。当计数值Ct不是4时(步骤S57中“否”)，计数值Ct递增，于是T5计时器工作(步骤S58)，并且该处理返回步骤S51。当计数值Ct被确定是4(预定值)时(步骤S57中“是”)，FET(Q1)被断开，从而保护负载驱动电路(步骤S32)。在下面的(e)至(g)中概括说明图4所示步骤S33及其之后的处理。(e)在冲击电流会聚并且参照电压Vp超过四倍电压Vref4的状态下，在负载电流IO满足过电流确定条件的情况下，FET(Ql)被立即断开。图6是示出冲击电流会聚之后参照电压Vp相对于时间的变化的时序图。当在图6所示时点t0发生过电流并且Vp超过Vref4时，FET(Ql)被立即断开。(f)在负载电流IO满足过电流确定条件，并且具有参照电压Vp低于四倍电压Vref4这样大小的幅值的过电流持续到时间T5的状态重复两次，并且此后参照电压Vp超过二倍电压Vref2的情况下，FET(Ql)被断开。S卩，当在从图6所示的时点t0到时点tl的时段(时间T5重复两次的时段)期间Vp低于Vref4并且此后(时点tl之后)Vp超过Vref2时，FET(Ql)被断开。(g)在负载电流IO满足过电流确定条件，并且具有参照电压Vp低于二倍电压Vref2这样大小的幅值的过电流持续到时间T5的状态重复5次(Ct =从0到4的5次)的情况下，FET(Ql)被断开。S卩，例如，当在从图6所示的时点tl到时点t2的时段期间发生过电流的时间T5重复3次，此后，在从时点t2到时点t3的时段期间负载电流恢复到稳定电流，然后，在时点t3之后(从时点t2到时点t3的时段Tq小于T4)发生过电流的时间T5重复2次时，计数值Ct在时点t4变成4，因此FET (Ql)被断开。另一方面，如图7所示，当负载电流在时点t2恢复稳定电流，并且再一次检测到过电流的时点T5为止经过的时间Tq大于T4时，在图4所示的步骤S55，该处理返回步骤S33，从而复位计数值Ct。因此，当在从时点t5到时点t6的时段期间(时间T5重复7次的时间)检测到过电流时，FET(Ql)断开。以这种方式，在流入负载驱动电路的冲击电流会聚后，根据负载电流IO的幅值和持续时间，判断FET(Ql)是否被断开。因此，当由于诸如负载驱动电路中发生短路的故障引起发生过电流时，FET(Ql)被断开，从而保护FET(Ql)和电线。接着，将参考图9至11详细说明关于利用或电路ORl的输出信号确定过电流的操作。如上所述，在这个实施例中，当参照电压Vp超过二倍电压Vref2时，比较器CMP2的输出信号变成H电平，当通过平滑参照电压Vp获得的低速跟随电压Vc超过基准电压Vrefl时，比较器CMP2的输出信号变成H电平。此外，当这些输出信号至少其中之一变成H电平时，或电路ORl的输出信号变成H电平，因此，满足过电流确定条件。换句话说，当诸如图9所示曲线qll的脉冲式负载电流IO流过时，由于参照电压Vp的峰值不超过二倍电压Vref2，所以比较器CMP2的输出信号是L电平。
另一方面，由于低速跟随电压Vc被平滑，如曲线ql2所示，所以可以减小脉冲式负载电流IO对低速跟随电压的影响。因此，由于低速跟随电压不超过基准电压Vrefl，所以比较器CMPl的输出信号是L电平，因此，或电路ORl的输出信号保持在L电平。换句话说，不满足过电流确定条件。因此，在这种情况下，由于FETOil)未被断开，所以负载RL被继续驱动。相反，在不采用时间常数电路配置构成过电流保护装置，以将参照电压Vp直接施加到比较器CMPl的输入端(+端子)，从而与基准电压Vrefl进行比较的情况下(S卩，参照电压Vp超过基准电压Vrefl被设置为过电流确定条件)，虽然在从9图所示的时点t2到时点t3的时段期间，比较器CMPl的输出信号是L电平，但是比较器CMPl在从时点tl到时点t3的时段期间的输出信号变成H电平。因此，由于满足过电流确定条件，所以FETOa)被断开。为了解决这个问题，如图11所示，需要将基准电压Vrefl设置为几乎与图9所示的二倍电压Vref2相同的高电压。在这种情况下，如图11中的符号ql3所示，当稍许小于基准电压Vrefl的电流持续流过时，尽管FET (Ql)未被断开，但是产生的问题是，负载驱动电路的电线的温度升高，并且电线发生过热。也就是说，根据本发明，当比较器CMPl和CMP2的输出至少其中之一变成H电平时，满足过电流确定条件。因此，即使当如图8中的符号ql所示的脉冲电流持续流过时，FET(Ql)也能够不被错误地断开。此外，当小过电流持续流过时，这种过电流被检测到，并且FET(Ql)能够被断开。此外，如图10所示，当在时点t4时在负载驱动电路中发生完全短路时，由于短路电流流入负载驱动电路，所以图10所示的曲线ql2(低速跟随电压Vc)随时间常数逐步升高。相反，曲线qll (参照电压Vp)突然升高，并且瞬间超过二倍电压Vref2，并且进一步超过四倍电压Vref4。S卩，由于在低速跟随电压Vc超过基准电压Vrefl之前，参照电压Vp超过二倍电压Vref2，所以瞬间满足过电流确定条件。因此，此后，由于当参照电压超过四倍电压Vref4时FET(Ql)被断开，所以能够保护FET(Ql)和电线。接着，将参考图12和13所示的时序图说明作为本发明的特征配置的VBA监控电路15的操作。在图13中，图13(a)是示出电池VB的输出电压VBA的变化的特性图，图13(b)示出输入到设置在IC电路51-1 (CHl)中的VBA监控电路15的信号，图13(c)示出这个VBA监控电路的输出信号，图13(d)示出设置在IC电路51-2(CH2)中的VBA监控电路15的输出信号，以及图13(e)示出设置在IC电路51-3(CH3)中的VBA监控电路15的输出信号。由于图13(c)至13(e)所示的每个输出信号都输出到图2所示的或电路0R2，所以“ON”表示L电平的信号，而“OFF”表示H电平的信号。如上所述，VBA监控电路15监控电池VB的输出电压VBA，并且当电池电压VBA降低到低于预定电压(例如，3.3伏)时，具有以断开FET(Ql)的操作被重复多次(例如，7次)的方式，保护负载驱动电路的功能，并且当电池电压VBA不恢复到正常电压时，确定在负载驱动电路中发生完全短路，从而保持FET (Ql)的断开状态。首先，当VBA监控电路15在图13所示的时点til检测到来自端子Dl的驱动信号时(步骤S71)，在接通时间Tdon期间VBA监控电路15被置于等待状态(步骤S7》，此后，在时点tl2，输出用于使FET (Ql)接通的信号(步骤S73)。S卩，VBA监控电路15将L电平的输出信号输出到或电路0R2，从而FET(Ql)被接通以驱动负载RL1。接着，在FET (Ql)接通后VBA监控电路15开始对第一经过时间Tx计时(步S74)。 而且，开始对第二经过Tr计时。第一经过时间Tr用于对在FET(Ql)接通后直到电池电压 VBA降低到低于3. 3伏的电压为止的时间计时。第二经过时间Tr用于确定在FET (Ql)接通之后是否经过了预定时间间隔Tc(第一预定时间，例如0. 2秒)。VBA监控电路15判断第二经过时间Tr是否小于时间间隔Tc (步骤S76)。当第二经过时间Tr等于或者大于时间间隔Tc时(步骤S76中“否”)，表示FET(Ql)被断开的次数的计数值N被复位到0 (步骤S77)。另一方面，当第二经过时间Tr小于时间间隔Tc时(步骤S76中“是”)，判断电池电压VBA是否小于被设置为预定电压的3. 3伏(步骤S78)。在这个处理中，判断在负载驱动电路中是否发生完全短路。当在负载驱动电路中发生完全短路时，由于在FET(Ql)接通时在负载驱动电路中产生反电动势，并因此导致电池电压VBA突然降低，所以电池电压降低到低于3. 3伏的值。当在负载驱动电路中不发生完全短路，并且电池电压VBA等于或者大于3. 3伏时 (步骤S78中“否”)，重复从步骤S76到S78的处理，以保持FET (Ql)的接通状态。另一方面，当在负载驱动电路中发生完全短路并且电池电压VBA降低到低于3. 3 伏的值时(图13中的时点tl3)，VBA监控电路15断开FET (Ql)(步骤S79)。S卩，VBA监控电路15输出H电平的输出信号，以将或电路0R2的输出信号设置到H电平，并且将触发电路12的输出设置到L电平，从而断开FET(Ql)。此后，VBA监控电路15设置由随机值随机确定的待机时间Tp (步骤S80)。根据图 2所示的电荷泵13的数据锁存(0，1，2，3)，该随机值被设置到任意值，因此，待机时间Tp可以被设置为随机时间。接着，VBA监控电路15判断在步骤S74的处理中计时的经过时间Tx是否小于预定阈值时间400 μ sec (步骤S81)。即，IC电路51-1判断在FET(Ql)接通后直到电池电压 VBA降低到低于3. 3伏的电压为止的第一经过时间Tx是否小于预定阈值时间400 μ sec。当第一经过时间小于400 μ sec时(步骤S81中“是”)，表示FET (Ql)断开的次数的计数值N递增(N = N+l)(步骤S82)，并且该处理进行到步骤S83。另一方面，当第一待机时间等于或者小于400 μ sec时(步骤S81中“否)，该处理进入进行到步骤S83，而不增加计数值N。在这个处理中，当电池电压VBA在FET(Ql)接通后在相当短的时间内(在 400 μ sec内)降低到等于3. 3伏的值时，由于发生完全短路的概率非常高，所以计数值N递增。相反，计数值N不递增。此后，VBA监控电路15判断计数值N是否是0 (步骤S83)。当计数值N是0时(步骤S83中“是”)，计数值N被设置为1 (步骤S84)。在这个处理中，在连接到不产生完全短路的负载驱动电路的IC电路51-1、51-3中处理的计数值N保持为1。相反，当确定计数值N不是0时(步骤S83中“否”)，或者当在步骤S84的处理中将N设置为0时，判断计数值N是否是被设置为计数阈值的“7”(步骤S85)。当计数值N 被确定为“7”时(步骤S85中“是”)，则驱动信号被锁定到L电平，以保持FET Oil)的断开状态(步骤S88)。S卩，当即在断开FET(Ql)后再一次使FET (Ql)接通的再试操作重复7次时，电池电压VBA由于反电动势的降低仍持续时，确定负载驱动电路中发生完全短路，从而保持FET(Ql)的断开状态，以停止负载RLl的驱动。当计数值N未达到7时(步骤S85中“否”)，判断电池电压VBA是否超过被设置为阈值电压的3. 3伏(步骤S86)。当电池电压VBA不超过3. 3伏时(步骤S86中“否”)， 到电池电压VBA超过3. 3伏为止，运行处于等待模式。此后，当电池电压VBA在图13中的时点tl4超过3. 3伏时(步骤S86中“是”)，在步骤S80确定的待机时间期间，运行处于等待模式。然后，该处理返回步骤S73，以再一次接通FET(Ql)。接着，将参考图13所示的时序图更详细解释地说明上述操作。假定连接到三个 IC电路51-1 (CHl)、51-2(CH2)和51_3(CH3)中的IC电路51-1的负载驱动电路中发生完全短路，在IC电路51-1的FET(Ql)接通时的时点(tl2)之后负载驱动电路立即产生反电动势。因此，在经过时间yl时的时点tl3，电池电压VBA降低到低于3. 3伏的值，从而断开 FET(Ql)。在这种情况下，如图13(d)和13(e)所示，由于另外两个IC电路51_2(CH2)和 51-3 (CH3)的VBA监控电路15也检测到电池电压VBA的降低，所以这些VBA监控电路15 中每个的FET(Ql)被断开，从而保护这些FET(Ql)和电线。换句话说，所有IC电路51_1至 51-3中每个的FET(Ql)在时点tl3被断开。此外，由于IC电路51-1中发生完全短路，所以在FET(Ql)接通后在经过时间 yl (yl小于400 μ sec)时电池电压VBA降低到低于3. 3伏的值，并且数值N递增1 (请参见图12中的步骤S82)。此后，由于连接到IC电路51-1至51-3的负载RLl至RL3中的每个都被断开，所以电池电压VBA开始升高。当在时点tl4电池电压VBA再一次达到3. 3伏或者以上时，开始对待机时间Tp计时。然后，在经过待机时间Tp时(请参见图12中的步骤S87)，IC电路 51-1至51-3中每个的FET(Ql)被接通。在这种情况下，由于待机时间Tp是在步骤S80的处理中根据随机数随机设置的，所以对IC电路51-1至51-3设置不同的待机时间Tp。艮口， 在时点tl3设置在IC电路51-1至51-3中的相应FET (Ql)被同时断开时，这些FET (Ql)不同时接通，而是以在它们之间存时差接通。例如，如图13(c)所示，对IC电路51-1设置待机时间Tpl、Tp4、Τρ6，对IC电路51-2设置备用待机时间Tp2 ( > Tpl)、Τρ7，而对IC电路 51-3 设置备用时间 Tp3( < Tp 1)、Τρ5、Τρ8。因此，如图13(d)所示，在比IC电路51-1的FET (Ql)被再一次接通的时点tl5稍后的时点tl6，IC电路51-2的FET(Ql)再一次接通。此外，如图13(e)所示，在比IC电路 51-1的FET(Ql)被再一次接通时的时点tl5稍早的时点tl7，IC电路51-3的FET(Ql)再
一次接通。结果，由于IC电路51-1至51-3的FET(Ql)的接通时间不一致，因此这些FET(Ql) 不同时接通，所以冲击电流也不一致。因此，能够避免在IC电路51-1至51-3中的冲击电流的叠加。而且，虽然在经过Tp 1的时点tl5，IC电路51_1的FET(Ql)被再一次接通，但是由于发生完全短路，所以在经过时间y2(小于400 μ sec)的时点tl8，FET(Ql)再一次被断开。因此，计数值N递增到2。然后，重复上述处理。当计数值N达到7时，IC电路51-1的输出信号保持在断开状态(请参见图12中的步骤S88)，因此，连接到IC电路51-1的负载驱动电路的驱动被停止。
在这种情况下，在没有发生完全短路的IC电路51-2中，由于在FET (Ql)接通之后到其再一次接通为止每个所需时间y5、y8等于或者大于400 μ sec,所以计数值N不递增， 并且保持在1。同样，在IC电路51-3中，由于FET(Ql)接通后到其再一次接通为止每个所需时间y3、y6、y9等于或者大于400 μ sec，所以计数值N不递增，并且保持在1。因此，这些IC电路中的每个都不锁定在断开状态，而保持在接通状态。而且，在作为完全短路的产生源的IC电路51-1被断开后，电池电压VBA不降低到低于3. 3伏的值。因此，在正常工作的IC电路51-2和51-3的FET (Ql)中的每个被接通之后，保持这些接通状态，并因此持续驱动负载RL2、RL3。如图13(c)中从时点tl9到时点t20的持续时间所示，当FET(Ql)在时点tl9被接通之后到电池电压VBA降低到低于3. 3伏的值为止的所需时间y4是400 μ sec或者以上时，尽管FET(Ql)在时点t20被断开，但是计数值N不递增。因此，在这个时点的计数值 N( = 1)被保持。然后，当电池电压VBA在FET(Ql)下一次被接通之后的400 μ sec内降低到低于3. 3伏的值时，计数值N再一次从1递增。结果，在经过时间y7和ylO之后，计数值 N递增。然后，当计数值N变成7时，IC电路51-1保持断开状态。而且，当在IC电路51-1的FET(Ql)首先接通之后经过图12的步骤S76中设置的时间间隔Tc时，计数值N被复位。因此，如果电池电压VBA不继续降低，则在经过时间间隔 Tc时计数值N被复位。因此，在电池电压VBA因为完全短路之外的原因降低的情况下，能够防止负载驱动电路保持在断开状态的错误操作。以这种方式，在根据本发明的过电流保护装置中，当电池电压VBA在FET(Ql)接通后降低到低于设置为阈值电压的3. 3伏的值时，设置在IC电路51-1至51-3中的每个 FET(Ql)都被断开，从而中断各负载驱动电路。而且，对在FET(Ql)接通后电池电压VBA降低到低于3. 3伏的值为止经过的时间计时。然后，当经过的时间小于设置为阈值时间的 400 μ sec时，计数值N递增。而且，在经过随机设置的待机时间Tp (Tpl至Tp8)时，IC电路 51-1至51-3的FET(Ql)中的每个都被接通。因此，对于连接到发生了完全短路的负载的IC电路，计数值N递增并且达到7，因此，IC电路保持在断开状态。相反，对于连接到未发生完全短路的负载的IC电路，由于计数值N不递增，所以IC电路保持在接通状态。结果，只有发生完全短路的负载驱动电路能够被停止，而其他负载驱动电路能够被继续驱动。即，由于在多个过电流保护装置中随机设置用于执行再试操作的时间，所以能够避免设置在各负载驱动电路中的FET(Q1 电子开关) 被同时接通，因此能够轻而易举地区分发生完全短路的负载驱动电路。由于当计数值N在时间间隔Tc(例如，0. 2秒)内未达到7时它就被复位，所以在电池电压VBA由于完全短路之外的原因而降低的情况下，能够防止负载驱动电路被错误地中断。此外，在电池电压VBA降低到低于3. 3伏的值从而使FET (Ql)断开之后，当电池电压再一次升高并且超过3. 3伏时，开始对待机时间Tp计时。因此，能够使在各IC电路51-1 至51-0-3中开始对待机时间Tp计时的时间一致，待机时间Tp能够被精确计时。如上所述，虽然基于附图所示的实施例对根据本发明的过电流保护装置和过电流保护系统进行了说明，但是本发明并不局限于此，并且各种配置中的每个都可以被具有相同功能的任意配置所替换。
例如，虽然针对利用3个IC电路51-1至51-3防止3个负载驱动电路发生过电流的配置说明了实施例，但是在本发明中，IC电路的数量并不局限于3个。本发明可以用于用来驱动安装在车辆上的负载的FET(Ql)和电线的过电流保护。虽然参考特定实施例详细地说明了本发明，但是在不脱离本发明的实质范围的情况下，可以以各种方式对本发明进行改变和修改，对于本技术领域内的技术人员是显而易见的。本申请基于2010年2月5日提交的日本专利申请(第2010-0M004号日本专利申请)，该专利申请的内容结合于此供参考。
权利要求
1.一种用于保护具有直流电源、电子开关、电线和负载的负载驱动电路免遭过电流的过电流保护装置，所述过电流保护装置包括电压检测单元，其构造成检测所述直流电源的输出电压；时钟单元，其构造成对在所述电子开关接通之后的经过时间计时；开关控制单元，其构造成当所述直流电源的输出电压降低到等于或者低于预先设置的阈值电压的值时断开所述电子开关，并且当经过了预定的待机时间时再一次接通所述电子开关；待机时间确定单元，其构造成当所述输出电压降低到等于或者小于所述阈值电压的值时随机确定预定的待机时间并且使所述电子开关断开；以及计数单元，其构造成对从所述电子开关接通直到所述直流电源的输出电压降低到等于或者小于所述阈值电压的值为止所需的时间等于或者小于预设的阈值时间的事件的发生次数进行计数，其中所述开关控制单元构造成当所述计数单元的计数值达到预定计数阈值时保持所述电子开关断开状态，而不考虑经过所述预定的待机时间。
2.根据权利要求1所述的过电流保护装置，其中所述计数单元构造成当对所述发生次数进行计数之后直到经过第一预定的时间才发生下一次计数时，将所述计数值复位。
3.根据权利要求1或2所述的过电流保护装置，其中在所述直流电源的输出电压降低到等于或者小于所述阈值电压的值并且使所述电子开关断开之后，所述开关控制单元构造成当所述输出电压升高到所述阈值电压时开始对所述待机时间计时。
4.一种用于保护驱动控制电路的电线免遭过电流的过电流保护系统，所述驱动控制电路包括每个都具有电子开关和负载的多个负载驱动电路，以及连接到每个所述负载驱动电路的单个直流电源，其中每个所述负载驱动电路都包括过电流保护装置，设置在所述负载驱动电路其中之一中的所述过电流保护装置，包括电压检测单元，其构造成检测所述直流电源的输出电压；时钟单元，其构造成对在所述负载驱动电路之中一个的电子开关接通之后的经过时间计时；开关控制单元，其构造成当所述直流电源的输出电压降低到等于或者低于预先设置的阈值电压的值时断开所述负载驱动电路之中一个的电子开关，并且当经过了预定的待机时间时再一次接通所述电子开关；待机时间确定单元，其构造成当所述输出电压降低到等于或者小于所述阈值电压的值并且使所述负载驱动电路之中一个的电子开关断开时确定所述预定的待机时间，以便不同于设置在另一个或者其他负载驱动电路中的过电流保护装置的待机时间；以及计数单元，其构造成对从所述负载驱动电路之中一个的电子开关接通直到所述直流电源的输出电压降低到等于或者小于所述阈值电压的值所需的时间等于或者小于预设的阈值时间的事件的发生次数进行计数，其中所述开关控制单元构造成当所述计数单元的计数值达到预定计数阈值时保持所述电子开关的断开状态，而不考虑经过所述预定的待机时间。
5.根据权利要求4所述的过电流保护系统，其中所述计数单元构造成当对所述发生次数进行计数之后直到经过第一预定的时间才发生下一次计数时，将所述计数值复位。
6.根据权利要求4或5所述的过电流保护系统，其中在所述直流电源的输出电压降低到等于或者小于所述阈值电压的值并且使所述电子开关断开之后，所述开关控制单元构造成当所述输出电压升高到所述阈值电压时开始对所述待机时间计时。
全文摘要
本发明公开一种过电流保护装置和过电流保护系统，其能够对在连接到公用电源的多个过电流保护装置中执行再试操作的时间之间提供时间差。在IC电路(51-1)的FET(Q1)被接通后当电池电压(VBA)变成等于或者低于阈值电压时的值时，各IC电路的所有FET(Q1)被断开，并且对在FET(Q1)接通之后到电池电压(VBA)降低到低于阈值电压的值为止的时间计时。当该时间小于400μsec时，计数值N递增。而且，在随机设置的待机时间(Tp)经过后，重复接通FET(Q1)，并且当计数值(N)达到7时，IC电路(51-1)的FET(Q1)保持在断开状态。因此，只有发生完全短路的负载驱动电路被停止，而其他负载驱动电路能够被继续驱动。
文档编号B60R16/03GK102576998SQ201180004068
公开日2012年7月11日 申请日期2011年2月4日 优先权日2010年2月5日
发明者中山雅之, 前田光章, 栗田薰, 石间茂巳, 远山一郎, 长沢一美 申请人:矢崎总业株式会社