专利名称：基于SOI的后栅型积累模式Si-NWFET制备方法
技术领域：
本发明涉及集成电路制造领域，特别涉及一种基于SOI的后栅型积累模式Si-NWFET制备方法。
背景技术：
通过缩小晶体管的尺寸来提高芯片的工作速度和集成度、减小芯片功耗密度一直是微电子工业发展所追求的目标。在过去的四十年里，微电子工业发展一直遵循着摩尔定律。当前，场效应晶体管的物理栅长已接近20nm，栅介质也仅有几个氧原子层厚，通过缩小传统场效应晶体管的尺寸来提高性能已面临一些困难，这主要是因为小尺寸下短沟道效应和栅极漏电流使晶体管的开关性能变坏。纳米线场效应晶体管(NWFET，NanowireMOSFET)有望解决这一问题。一方面，小的沟道厚度和宽度使NWFET的栅极更接近于沟道的各个部分，有助于晶体管栅极调制能力的增强；另一方面，NWFET利用自身的细沟道和围栅结构改善栅极调制力和抑制短沟道效应，缓解了减薄栅介质厚度的要求，有望减小栅极漏电流。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。基于以上优势，NWFET越来越受到科研人员的关注。由于Si材料和工艺在半导体工业中占有主流地位，与其他材料相比，硅纳米线场效应晶体管(Si-NWFET)的制作更容易与当前工艺兼容。NWFET的关键工艺是纳米线的制作，可分为自上而下和自下而上两种工艺路线。对于Si纳米线的制作，前者主要利用光刻(光学光刻或电子束光刻)和ICP刻蚀(感应耦合等离子体刻蚀)、RIE (反应离子)刻蚀或湿法腐蚀工艺，后者主要基于金属催化的气-液-固(VLS)生长机制，生长过程中以催化剂颗粒作为成核点。目前，自下而上的工艺路线制备的硅纳米线由于其随机性而不太适合Si-NWFET的制备，因此目前的硅纳米线场效应晶体管中的Si-NW主要是通过自上而下的工艺路线制备。申请号为200910199721. 9的中国专利公开了一种混合材料积累型圆柱体全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为圆型；申请号为200910199725. 7的中国专利公开了一种混合晶向积累型全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为跑道型；申请号为200910199723. 8的中国专利公开了一种混合材料积累型全包围栅CMOS场效应晶体管结构，其被栅极全包围的沟道截面为跑道型，以上3个专利都采用积累型混合晶向的MOSFET，具有以下缺点I. NMOS和PMOS共用同一栅极层，只能实现钳位式的CMOS结构，无法实现NMOS和PMOS分离结构，而实际CMOS电路中具有大量NMOS和PMOS分离结构；2. NMOS和PMOS共用同一栅极层，无法针对NMOS和PMOS分别进行栅极功函数调节和栅极电阻率调节；3.工艺上很难实现针对NMOS和PMOS分别进行源漏离子注入。
发明内容
本发明提供一种基于SOI的后栅型积累模式Si-NWFET制备方法，实现了 NMOSFET与PM0SFET结构分离，从而能够独立工艺调试，有效减小NMOSFET的接触孔电阻以提高NMOSFET性能，提高载流子迁移率。为解决上述技术问题，本发明提供一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、埋氧层和顶层硅；将所述顶层硅转化为初始锗硅层；在所述初始锗硅层上形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成锗硅层；对所述锗硅层和硅层刻蚀处理，形成鳍形有源区；刻蚀所述锗硅层，形成鳍形沟道区，剩余的区域作为源漏区；在所述鳍形有源区内形成硅纳 米线；在所述SOI衬底上的沟道区形成无定形碳；在所述SOI衬底、硅纳米线、无定形碳以及源漏区表面形成栅极氧化层；在所述鳍形沟道区内的SOI衬底上形成栅极；自对准金半合金工艺；去除所述无定形碳，进行沟道隔离介质层和层间隔离介质层沉积；形成积累型PM0SFET ;在所述层间隔离介质层上形成积累型NMOSFET ;进行自对准金半合金以及后道金属互连工艺。较佳的，将所述SOI衬底顶层硅转化为初始锗硅层的步骤包括在所述SOI衬底表面沉积一锗层或锗硅层；对所述锗层或锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层硅中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO2层；湿法去除所述SiO2层。较佳的，所述积累型PM0SFET中硅纳米线的表面晶向为(110)，所述积累型PM0SFET沟道方向为〈110〉。较佳的，所述积累型NMOSFET中硅纳米线的表面晶向为(100)，所述积累型NMOSFET沟道方向为〈110〉。较佳的，在所述初始锗硅层上形成硅层和后续锗硅层之后，对所述SOI衬底上的沟道区进行离子注入，所述离子类型为P型。较佳的，在所述SOI衬底上的沟道区形成无定形碳之后，进行源漏区离子注入以及退火工艺。较佳的，在所述鳍形沟道区内的SOI衬底上形成栅极之后，进行源漏区离子注入以及退火工艺。较佳的，所述硅纳米线的直径在I纳米 I微米之间。较佳的，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。较佳的，所述沟道隔离介质层和层间隔离介质层为二氧化硅或具有微孔结构的含碳低K 二氧化硅。较佳的，所述栅极氧化层的材料为二氧化硅、氮氧化硅或高k介质。较佳的，所述层间隔离介质层的表面粗糙度小于10nm。 较佳的，采用次常压化学气相刻蚀法刻蚀所述硅锗层。较佳的，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600°C 800°C之间，其中氯化氢的分压大于300Torr。较佳的，在所述层间隔离介质层上形成积累型NMOSFET步骤中采用激光退火工艺对所述NMOSFET的源漏区进行局部退火。
与现有技术相比，本发明基于SOI的后栅型积累模式Si-NWFET制备方法具有以下优点1，基于SOI衬底，下层PM0SFET与衬底之间设置有绝缘体层，使栅极层与衬底之间能够很好的隔离；2，首先在沟道内形成无定形碳，接着进行后栅极工艺，后栅极工艺完成后去除无定形碳，即采用无定形碳作为后栅极工艺中的虚拟隔离层，由于无定形碳具有高刻蚀选择比和高吸光性并且易于灰化，利于栅极以及栅极沟槽轮廓的控制；3，采用下层PM0SFET加上层NMOSFET模式，有效减小NMOSFET的接触孔电阻，提高NM0DFET 性能；4，上下两层MOSFET均采用积累型工作模式，具有较高的载流子迁移率。
图I为本发明一具体实施例中SOI衬底X-X’向剖面示意图；图2为本发明一具体实施例中形成锗层或锗硅层后器件X-X’向剖面示意图；图3为本发明一具体实施例中氧化工艺后器件X-X’向剖面示意图；图4为本发明一具体实施例中去除二氧化硅后器件X-X’向剖面示意图；图5为本发明一具体实施例中形成硅层和锗硅层后器件X-X’向剖面示意图；图6为本发明一具体实施例中沟道区离子注入后器件X-X’向剖面示意图；图7为本发明一具体实施例形成鳍形有源区后器件Y-Y’向剖面示意图；图8A1B为本发明一具体实施例中刻蚀锗硅层后器件X-X’向和Y-Y’向剖面示意图；图8C为本发明一具体实施例中形成硅纳米线后器件的立体结构示意图；图9为本发明一具体实施例中硅纳米线的剖面示意图；图IOAlOB为本发明一具体实施例中沉积无定形碳后器件X-X’向和Y-Y’向剖面示意图；图IlAllB为本发明一具体实施例中去除多余无定形碳后器件X-X’向和Y-Y’向剖面示意图；图12为本发明一具体实施例中进行源漏区离子注入时器件X-X’向剖面示意图；图13A 13B为本发明一具体实施例中形成栅极沟槽后器件X_X’向和Y_Y’向剖面示意图；图14为本发明一具体实施例中形成栅极氧化层后器件Χ-Χ’向剖面示意图；图15Α 15Β为本发明一具体实施例中沉积栅极材料后器件Χ_Χ’向和Υ_Υ’向剖面 示意图；图16Α 16Β为本发明一具体实施例中去除多余栅极材料后器件Χ_Χ’向和Υ_Υ’向剖面示意图；图17Α 17Β为本发明一具体实施例中自对准合金工艺后器件Χ_Χ’向和Υ_Υ’剖面示意图；图18Α18Β为本发明一具体实施例中去除无定形碳后器件Χ_Χ’向和Υ_Υ’向剖面示意图19A 19B为本发明一具体实施例中沉积沟道隔离介质层和层间隔离介质层后器件X-X’向和Y-Y’向剖面示意图；图20A 20B为本发明一具体实施例中平坦化层间隔离介质层后器件的X_X’向和Y-Y’向剖面示意图；图21A11B为本发明一具体实施例中形成上层单晶硅层的工艺流程示意图和各工艺完成后器件χ-χ’向剖面示意图；图22为本发明一具体实施例中上层沉积硅层和后续锗硅层后器件X-X’向剖面示意图；图23为本发明一具体实施例中NMOSFET源漏区离子注入时器件X_X’向剖面示意图；图24A 24B为本发明一具体实施例中上层自对准金半合金工艺后器件X_X’向和Y-Y’向剖面示意图；图25A 25B为本发明一具体实施例中金属互连工艺后X_X’向和Y_Y’向剖面示意图；图26为本发明一具体实施例中基于SOI双层隔离混合晶向积累型Si-NWFET的立体结构示意图；图27为本发明一具体实施例中基于SOI双层隔离混合晶向积累型Si-NWFET的俯视不意图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。如图27所示，为了更清楚的描述本实施例，定义鳍形有源区或后续形成的硅纳米线的长度方向为χ-χ’向，Χ-Χ’向贯穿栅极和源漏区，垂直于Χ-Χ’向为Υ-Υ’向。下面结合图I至27详细的描述本发明一实施例基于SOI的后栅型积累模式Si-NWFET制备方法，具体包括请参照图1，提供SOI衬底，所述SOI衬底的底层为用于提供机械支撑的硅衬层1，硅衬层I上为绝缘体层，本发明采用埋氧层(BOX) 2作为绝缘体层，埋氧层2上为顶层硅3。接着，将所述SOI衬底的顶层硅3转化为初始锗硅层6’ ；具体包括首先，请参照图2，在SOI衬底表面形成一锗层4 (锗层可由锗硅层替代)；接着，请参照图3，对SOI衬底表面进行氧化处理，锗层4因为氧化浓缩渗到顶层硅3中，形成初始锗硅层6’，初始锗硅层6’上层表面的硅被氧化成为二氧化硅层5 ;接着，请参照图4，采用湿法刻蚀去除SOI衬底表面的二氧化硅层5，此时，SOI衬底的硅层硅3转化为初始锗硅层6’。请参照图5，在SOI衬底上分别形成硅层7和后续锗硅层6”，首先在初始锗硅层6’上外延生长硅层7，再外延生长后续锗硅层6”，为方便描述，将初始锗硅层6’和后续锗硅层6”统称为锗硅层6。请参照图6，对SOI衬底的沟道区进行离子注入，具体为首先，在锗硅层6上进行 光刻工艺，覆盖光刻胶8在后续形成源漏区10 (请参照图26)，接着进行离子注入，离子类型为P型，离子注入完成后去除源漏区10表面的光刻胶8。需要说明的是，该步骤为可选步骤，依器件电性要求允许情况下可省略。请参照图7，对所述锗硅层6和硅层7刻蚀处理，形成鳍形有源区201 (请参照图26),剩余的区域作为源漏区10 ;可采用光学光刻(Photolithography)或电子束光刻(electron beam lithography),刻蚀掉鳍形有源区201周围多余的锗娃层6和娃层7,直至
暴露埋氧层2表面。请参照图8A1C，在所述鳍形有源区201内形成硅纳米线71 ;具体为，选择性刻蚀去除鳍形有源区201内的锗硅层6，可选的，利用次常压化学气相刻蚀法进行选择性刻蚀，可以采用60(Γ800摄氏度下的H2和HCL混合气体，其中HCL的分压大于300Torr，选择性刻蚀步骤直至鳍形有源区201内的锗硅层6全部去除为止；接着,对鳍形有源区201、S0I衬底和源漏区10表面进行氧化,控制氧化时间,利用湿法工艺去除鳍形有源区201、SOI衬底以及源漏区10表面的SiO2，从而形成硅纳米线71(请参照图8C)。进一步的,如果所述的热氧化是炉管氧化(Furnace Oxidation),则氧化时间范围为I分钟至20小时；如果是快速热氧化(RTO)，则氧化时间范围为I秒到30分钟，然后通过湿法工艺去除上述步骤在硅纳米线71及埋氧层2和源漏区10表面上形成的二氧化硅。最后形成的硅纳米线71的直径在I纳米微米之间。由于硅层7的厚度与鳍形有源区201横向尺寸大小不同，硅纳米线71的截面形状也不同，请参照图9，硅纳米线71的截面形状包括圆形301，横向跑道形302以及纵向跑道形303，本发明优选截面形状为圆形301的硅纳米线71，通过更先进的图形转移技术，可以对鳍形有源区(Fin)结构尺寸进行更精确控制，从而更有利于硅纳米线71的形状优化和精确控制硅纳米线71的直径。接着，请参照图10A11B，在所述SOI衬底上的沟道内形成无定形碳17并进行源漏区离子注入以及退火工艺；具体为首先，请参照图10A10B，在SOI衬底和源漏区10表面沉积无定形碳9 ;接着，请参照图11A 11B，化学机械研磨去除源漏区10上层多余的无定形碳9。需要说明的是，由于本发明中无定形碳的存在，从图10A到17B的所有相关步骤都不能出现干法去胶和灰化工艺，而需采用湿法工艺，以保护在此过程中无定形碳的形貌。请参照图12，对源漏区域进行离子注入，首先进行光刻工艺，光刻胶8’覆盖源漏区10以外部分，离子注入完成后去除光刻胶8’并进行源漏区退火。可选地，源漏区离子注入以及退火工艺也可以在栅极形成之后进行。请参照图13A 13B，进行光刻、选择性刻蚀去除多余的无定形碳9，形成栅极沟槽，所述栅极沟槽用于后续形成栅极202。请参照图14，在所述鳍形有源区201内的SOI衬底以及硅纳米线71表面形成栅极氧化层11 ;所述栅极氧化层11采用的是常规的栅极氧化层材质。因此，栅极氧化层11可以为采用原子层沉积技术(ALD)沉积的Si02、SiON (需处于氮气气氛下才能形成)、高k介质(高介电值介质)或者其组合，高k介质为Hf02、Al203、Zr02中的一种或其任意组合。需要说明的是，由于本发明中无定形碳的存在，不能采用热氧化工艺进行栅极氧化层工艺，如炉管氧化、快速热氧化均不适用于本发明。接着，请参照图15A 16B，在所述SOI衬底上形成栅极202。具体为请参照图15A 15B，在栅极沟槽内的SOI衬底以及源漏区10表面沉积栅极材料12 ;请参照图、16A 16B，化学机械研磨去除源漏区表面多余的栅极材料12，使得栅极材料与源漏区上层表面处于同一水平面。接着，请参照图17A 17B，进行自对准金半合金(Salicidation)工艺，在栅极202以及源漏区10表面形成娃合金13。请参照图18A10B去除所述无定形碳9，同时进行沟道隔离介质以及层间隔离介质沉积。具体为请参照图18A 18B,灰化工艺(Ashing)去除沟道内无定形碳9 ；请参照图19A 20B ;在所述沟道内的SOI衬底以及合金层表面沉积隔离介质15， 且所述隔离介质层15的表面粗糙度小于IOnm ;由于硅合金工艺已经完成，因此沟道隔离介质与层间隔离介质沉积可以同时进行，这也是无定形碳9作为虚拟隔离层的作用，可以简化工艺；然后对隔离介质15进行平坦化处理；需要说明的是，所述隔离介质层15为二氧化硅；进一步的，为了减小器件之间的电容耦合效益，也可以为微孔结构的含碳低K 二氧化硅层。需要说明的是，积累型PM0SFET101不完全覆盖SOI衬底，其余部分用于后续沉积隔离介质层；同理，后续在层间隔离介质层上形成的NMOSFET也不完全覆盖所述层间隔离介质层，其余部分用于沉积隔离介质层。此外，理论上讲，上下两层晶体管中可以采用任何表面晶向的硅纳米线，而由研究成果可知，(100)表面晶向和〈110〉沟道晶向的电子迁移率最大，(110)表面晶向和〈110〉沟道晶向的空穴迁移率最大。因此，优选地，本发明以(110)表面晶向的硅纳米线作为PM0SFET的沟道材料，并且PM0SFET的沟道方向为〈110〉；以(100)表面晶向的硅纳米线作为后续形成的NMOSFET的沟道材料，并且NMOSFET的沟道方向为〈110〉。接着，在所述PM0SFET101上形成NM0SFET102，由于PM0SFET101已经制备完成，为了不影响PM0SFET101和金属硅合金的性能，后续NM0SFET102的制备过程中必须采用低温方法。首先，请参照图21A 21B，将单晶硅层3’与制备有硅纳米线的PM0SFET101的支撑片进行低温键合，具体包括将带有单晶硅层3’的硅贴合片14进行硅的常规清洗，接着进行化学或等离子体活化处理、亲水处理、室温贴合、低温键合、低温剥离以及低温固相或液相外延生长，使得隔离介质层15与单晶硅层3’紧密结合；其中，低温固相或液相外延生长为可选步骤。较佳的，低温剥离工艺中，可采用剂量为5*1016cnT2到9*1016cnT2的注氢片或者氢氦共注片在500度左右进行剥离，而硅贴合片14温度小于400度；作为优选，所述单晶硅层3’表面晶向为(100)，更容易进行单晶硅层3’的剥离。请参照图22，采用低温外延技术和锗氧化浓缩法，使得单晶硅层3’转化为初始锗硅层6A’，再外延生长硅层V和后续锗硅层6A”，所述初始锗硅层6A’与后续锗硅层6A”共同组成锗娃层6A。作为优选,为减少后续的热预算(thermal budget),在外延娃层时直接对沟道区进行N型离子掺杂，后续不需要再进行沟道离子注入工艺。请参照图23，由于NM0SFET102中硅纳米线与栅极氧化层的形成、栅极以及隔离介质制备与PM0SFET101基本相同，只是采用低温制备方法，此处不再赘述。其中，源漏区离子注入以及退火工艺中，由于温控的要求，本步骤中采用激光退火方法，从而确保上层的NM0SFET102局部退火时不会影响PM0SFET101性能。最后，请参照图24A15B，进行自对准合金以及金属互连工艺，引出下层PM0SFET101 以及上层 NM0SFET102 的各端口。综上所述，请继续参照图24A15B，并结合图26 27，本发明基于SOI双层隔离混合晶向积累型Si-NWFET具有以下优点1，基于SOI衬底，下层PM0SFET与衬底之间设置有绝缘体层，使栅极层与衬底之间能够很好的隔离；2，采用后栅极工艺，利于栅极轮廓的控制和期间的电性控制；3，首先在沟道内形成无定形碳，接着进行后栅极工艺，后栅极工艺完成后去除无定形碳，即采用无定形碳作为后栅极工艺中的虚拟隔离层，由于无定形碳具有高刻蚀选择比和高吸光性并且易于灰化，利于栅极以及栅极沟槽轮廓的控制；4，采用下层PM0SFET加上层NMOSFET模式，有效减小NMOSFET的接触孔电阻，提高NMOSFET 性能；5，上下两层MOSFET均采用积累型工作模式，具有较高的载流子迁移率。6，NM0SFET的制备采用低温技术以及激光退火，从而实现局部退火，有效避免了对下层器件性能的影响；7，上下两层半导体纳米线MOSFET是由层间隔离介质层隔离开，可以完全独立进行工艺调试，如栅极功函数调节、栅极电阻率调节以及源漏离子注入工艺；8,米用(100)表面晶向娃层作为上层初始娃层,方便层转移工艺实现；9，以(110)表面晶向的硅纳米线作为PM0SFET的沟道材料，并且PM0SFET的沟道方向为〈110〉；以(100)表面晶向的硅纳米线作为NMOSFET的沟道材料，并且NMOSFET的沟道方向为〈110〉，有效增大NMOSFET和PM0SFET的电流驱动能力；10，由于基于SOI双层隔离混合晶向积累型Si-NWFET为纵向设置的，从而保持较高的器件集成密度。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
权利要求
1.一种基于SOI的后栅型积累模式Si-NWFET制备方法，包括 提供SOI衬底，所述SOI衬底由下至上依次包括硅衬层、埋氧层和顶层硅； 将所述顶层硅转化为初始锗硅层； 在所述初始锗硅层上形成硅层和后续锗硅层，所述初始锗硅层和后续锗硅层共同构成错娃层； 对所述锗硅层和硅层刻蚀处理，形成鳍形有源区； 刻蚀所述锗硅层，形成鳍形沟道区，剩余的区域作为源漏区； 在所述鳍形有源区内形成硅纳米线； 在所述SOI衬底上的沟道区形成无定形碳； 在所述SOI衬底、硅纳米线、无定形碳以及源漏区表面形成栅极氧化层； 在所述鳍形沟道区内的SOI衬底上形成栅极； 自对准金半合金工艺； 去除所述无定形碳，进行沟道隔离介质层和层间隔离介质层沉积及平坦化工艺，形成积累型PM0SFET ； 在所述层间隔离介质层上形成积累型NM0SFET ； 进行自对准金半合金以及后道金属互连工艺。
2.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，将所述SOI衬底顶层硅转化为初始锗硅层的步骤包括 在所述SOI衬底表面沉积一锗层或锗硅层； 对所述锗层或锗硅层氧化处理，所述锗层或锗硅层中锗氧化浓缩与所述SOI衬底顶层硅中的硅形成初始锗硅层，所述初始锗硅层的上层表面为SiO2层； 湿法去除所述SiO2层。
3.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述积累型PM0SFET中硅纳米线的表面晶向为(110 )，所述积累型PM0SFET沟道方向为〈110〉。
4.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述积累型匪OSFET中硅纳米线的表面晶向为(100)，所述积累型NM0SFET沟道方向为〈110〉。
5.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述初始锗硅层上形成硅层和后续锗硅层之后，对所述SOI衬底上的沟道区进行离子注入，所述离子类型为P型。
6.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述SOI衬底上的沟道区形成无定形碳之后，对所述源漏区进行离子注入以及退火工艺。
7.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述鳍形沟道区内的SOI衬底上形成栅极之后，对所述源漏区进行离子注入以及退火工艺。
8.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述娃纳米线的直径在I纳米"I微米之间。
9.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述硅纳米线的截面形状为圆形、横向跑道形或纵向跑道形。
10.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述沟道隔离介质层和层间隔离介质层为二氧化硅或具有微孔结构的含碳低K 二氧化硅。
11.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述栅极氧化层的材料为二氧化硅、氮氧化硅或高k介质。
12.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述层间隔离介质层的表面粗糙度小于10nm。
13.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，采用次常压化学气相刻蚀法刻蚀所述硅锗层。
14.如权利要求12所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，所述次常压化学气相刻蚀法采用氢气和氯化氢混合气体，其中氢气和氯化氢混合气体的温度在600°C 800°C之间，其中氯化氢的分压大于300Torr。
15.如权利要求I所述的基于SOI的后栅型积累模式Si-NWFET制备方法，其特征在于，在所述层间隔离介质层上形成积累型NMOSFET步骤中采用激光退火工艺对所述NMOSFET的源漏区进行局部退火。
全文摘要
本发明公开了一种基于SOI的后栅型积累模式Si-NWFET制备方法，通过刻蚀SOI衬底上形成的硅层和锗硅层，形成鳍形有源区；在鳍形有源区内形成硅纳米线；接着，在SOI衬底沟道区沉积无定形碳；在栅极沟槽中形成栅极；进行金半合金工艺，去除无定形碳；同时进行沟道隔离介质与层间隔离介质的沉积，形成PMOSFET；接着形成NMOSFET；最后进行合金以及金属互连工艺。本发明基于SOI的后栅型积累模式Si-NWFET制备方法实现了NMOSFET与PMOSFET结构分离，从而能够独立工艺调试，有效减小NMOSFET的接触孔电阻以提高NMOSFET性能，提高载流子迁移率。
文档编号B82Y10/00GK102646642SQ20121013527
公开日2012年8月22日 申请日期2012年5月3日 优先权日2012年5月3日
发明者黄晓橹 申请人:上海华力微电子有限公司