一种半导体器件及其形成方法
【专利摘要】本发明提供一种半导体器件及其形成方法。在半导体器件的形成方法中，在基底上形成金属导电层之前，先形成第一导电层；再以金属导电层上图案化后的光刻胶层为掩膜刻蚀金属导电层，至露出第一导电层；并在去除所述光刻胶层后，继续刻蚀所述第一导电层至露出所述基底。其中，在刻蚀完金属导电层后灰化去除光刻胶层的过程中，由于有第一导电层的保护，可有效避免灰化工艺中氧等离子气体与基底接触而造成基底损伤。
【专利说明】一种半导体器件及其形成方法
【技术领域】
[0001]本发明涉及半导体形成领域，尤其是涉及一种半导体器件及其形成方法。
【背景技术】
[0002]数字微镜器件(digital mirror device,简称DMD)是一种整合的微机电上层结构电路单兀(MEMS superstructure cell), DMD利用CMOS SRAM记忆晶胞所制成。DMD上层结构的制造是从完整CMOS内存电路开始，再透过光罩层的使用，制造出多层金属导电层和硬化光阻层(hardened photoresist)交替叠加的上层结构。
[0003]上述多层金属导电层用于形成地址电极(address electrode)、绞链(hinge)、轭(yoke)和反光镜，而硬化光阻层则作为牺牲层(sacrificial layer),用来形成空气间隔(air gaps)。
[0004]现有的DMD制备过程,参考图1所示，先通过派镀沉积(sputter-deposited)等工艺在一层牺牲层10上形成一层金属导电层11，现有的牺牲层10大多为无定形碳层，金属导电层11大多为铝层。之后在所述金属导电层11上涂覆光刻胶层12，所述光刻胶层12内形成有图案13 ;以所述光刻胶层12为掩膜刻蚀所述金属导电层11至露出所述牺牲层10，将图案13转移至所述金属导电层11,以形成地址电极(address electrode)、绞链(hinge)、轭(yoke)或反光镜。
[0005]现有的金属导电层11的刻蚀工艺后，需进行光刻胶层去除工艺。灰化工艺会对无定形碳层的裸露表面产生局部腐蚀。腐蚀后的无定形碳层会造成后续形成的膜层结构缺陷，进而影响最终形成的DMD性能。
【发明内容】
[0006]本发明解决的问题是无定形碳层在光刻胶层被灰化后出现的腐蚀缺陷。
[0007]为解决上述问题，本发明所提供一种半导体器件的形成方法，包括:
[0008]提供基底；
[0009]在所述基底上形成第一导电层；
[0010]在所述第一导电层上方形成金属导电层；
[0011]在所述金属导电层上方形成光刻胶层，图案化所述光刻胶层；
[0012]以所述光刻胶层为掩膜，刻蚀所述金属导电层至露出所述第一导电层，在所述金属导电层内形成开口；
[0013]灰化去除所述光刻胶层；
[0014]以所述金属导电层为掩膜，刻蚀所述第一导电层至露出所述基底。
[0015]可选地，在形成所述光刻胶层前，先在所述第一导电层上形成硬掩膜层。
[0016]可选地，所述硬掩膜层的材质为TE0S。
[0017]可选地，在刻蚀所述第一导电层之前，在所述金属导电层的开口的侧壁形成侧墙。
[0018]可选地，所述侧墙材质为富硅氧化物。
[0019]可选地，所述富硅氧化物为氧化硅、氮氧化硅或碳氧化硅。
[0020]可选地，所述侧墙的厚度为500?1000埃。
[0021 ] 可选地，所述基底材质为无定形碳。
[0022]可选地，去除所述光刻胶层后，还包括步骤:清洗所述基底。
[0023]可选地，所述金属导电层的材质为Al。
[0024]可选地，所述第一导电层的材质为Ge或是SiGe。
[0025]可选地，刻蚀所述金属导电层的方法为干法刻蚀法，所述干法刻蚀法以含有Cl2的气体为刻蚀气体。
[0026]可选地，所述刻蚀气体还包括Br2。
[0027]本发明还提供了一种半导体器件，包括:
[0028]位于基底上方的第一导电层；
[0029]位于所述第一导电层上的金属导电层；
[0030]贯穿所述金属导电层和第一导电层的开口，所述开口暴露出所述基底。
[0031]可选地，还包括:
[0032]侧墙，位于所述第一导电层上方，且覆盖于所述开口内金属导电层的侧壁。
[0033]可选地，所述侧墙的厚度为500?1000埃。
[0034]可选地，所述基底的材质为无定形碳。
[0035]可选地，所述金属导电层的材质为Al。
[0036]可选地，所述第一导电层的材质为Ge或SiGe。
[0037]与现有技术相比，本发明的技术方案具有以下优点:
[0038]在基底上形成金属导电层之前，在基底和金属导电层之间形成第一导电层。在刻蚀完所述金属导电层后去除光刻胶层的过程中，由于有第一导电层的保护，去除光刻胶层的灰化工艺对基底不会产生任何影响，从而有效避免在去除光刻胶层时对所述基底造成损伤。
[0039]进一步，在刻蚀所述第一导电层前，先于所述金属导电层开口内的侧壁上形成侧墙，从而在后续刻蚀第一导电层的过程中，避免金属导电层裸露的表面被腐蚀。
[0040]进一步，由于在刻蚀金属导电层的过程中，会有刻蚀气体残留于光刻胶层；因此，在去除金属导电层上的光刻胶层后，进行清洗工艺，可以有效防止残留于光刻胶层中的刻蚀气体与空气接触形成强腐蚀性物质，避免了金属导电层和第一导电层被腐蚀。
【专利附图】
【附图说明】
[0041]图1现有DMD制备过程中导电层刻蚀的结构示意图；
[0042]图2为图1中去除光刻胶层时产生的缺陷示意图；
[0043]图3至图6是本发明的实施例1提供的半导体器件的形成方法的示意图；
[0044]图7是通过实施例1半导体器件的形成方法获得的半导体器件的结构示意图；
[0045]图8?图9是本发明的实施例2提供的半导体器件的形成方法的示意图；
[0046]图10是在图5所示的半导体器件上，刻蚀所述第一导电层时，金属导电层可能出现的缺陷不意图；
[0047]图11是通过实施例2半导体器件的形成方法获得的半导体器件的结构示意图。
【具体实施方式】
[0048]正如【背景技术】所述，在现有的DMD的制备过程中，在金属导电层的刻蚀工艺后的去除光刻胶过程中，以无定形碳为材质的基底裸露表面会出现腐蚀缺陷。经发明人分析认为造成该缺陷的原因是:
[0049]参考图2所示，在DMD的制备过程中，现有的所述光刻胶层12去除工艺，大多采用在150°C?450°C的高温条件下，通入氧等离子体的灰化工艺。然而灰化去除所述光刻胶层12的同时，氧等离子体同样会与无定形碳为材质的牺牲层10反应，造成牺牲层10裸露表面部分Al (虚线圆圈所示部分)被大面积腐蚀，该现象直接妨碍了 DMD制备的后续工艺。
[0050]为此，本发明提供了一种半导体器件的形成方法，在基底(所述基底可为DMD制备工艺中的无定形碳层)上形成金属导电层之前，先形成第一导电层；再以金属导电层上图案化后的掩膜层为掩膜刻蚀金属导电层，至露出第一导电层；并在去除所述光刻胶层后，继续刻蚀所述第一导电层至露出所述基底。其中，在刻蚀完金属导电层后灰化去除光刻胶层的过程中，由于有第一导电层的保护，可有效避免灰化工艺中氧等离子气体与基底接触而造成基底损伤。
[0051]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
[0052]实施例1
[0053]参考图3所示，提供一基底100 ;在所述基底100上方形成第一导电层210，在所述第一导电层210上形成金属导电层220。
[0054]本实施例中，所述基底100材质可选为无定形碳。
[0055]本实施例中，所述金属导电层220的材质可以为金(Au)、银(Ag)、铜(Cu)、铝(Al)、钛(Ti)、铬(Cr)、钥(Mo)、镉(Cd)、镍(Ni)、钴(Co)其中之一或者他们的任意的组合，形成方法可以是PVD工艺。
[0056]本实施例中，所述第一导电层210可选为锗(Ge)或锗化硅(SiGe)，形成方法可以是PVD工艺。
[0057]本实施例中，在DMD制备工艺中，所述金属导电层220和第一导电层210需具有良好的导电性，其中金属导电层220用以形成地址电极、绞链、轭或反光镜。若所述金属导电层220选用铝时，所述第一导电层210可以选用锗化硅。铝和锗化硅均具有良好的导电性，且铝和锗化硅具有良好的结合性能；其中，铝还具有较小的电阻以及良好的反光性能。
[0058]继续参考图3所示，在所述金属导电层220上方形成硬掩膜层300 ;在所述硬掩膜层300上方形成光刻胶层400 ;图案化所述光刻胶层400 ;以光刻胶层为掩膜，刻蚀所述硬掩膜层300,形成曝露金属导电层220表面的第一开口 510。
[0059]本实施例中，所述硬掩膜层300的材质可以是氮化硅、氮氧化硅、TEOS等本领域内的掩膜层常用材质，所述硬掩膜层300可采用CVD (化学气相沉积法)形成。当所述硬掩膜层300的材质为TEOS时，厚度可选为300?500埃。
[0060]本实施例中，图案化所述光刻胶层400的工艺为光刻工艺(即曝光显影)。在光刻工艺中，所述TEOS层300可有效抑制所述金属导电层220对于光的反射而造成的驻波效应等缺陷，从而提高经图案化工艺后在所述光刻胶层400内形成的图案的精确度。[0061 ] 除本实施例外的其他实施例中，也可以不形成所述硬掩膜层300，直接在所述金属导电层220上方形成所述光刻胶层400，直接以所述光刻胶层400作为掩膜，刻蚀所述金属导电层220。不形成所述硬掩膜层300并不会妨碍图案化所述光刻胶层400的目的实现。
[0062]参考图4所示，以图案化后的所述光刻胶层400为掩膜，沿着图3中的所述第一开口 510，刻蚀金属导电层220至露出第一导电层210表面，形成第二开口 520。
[0063]本实施例中，刻蚀金属导电层220的方法为干法刻蚀法，所述干法刻蚀法采用的刻蚀气体包括Cl2。在另一实施例中，所述刻蚀气体包括Cl2和HBr。
[0064]参考图5所示，灰化工艺去除所述光刻胶层400。
[0065]本实施例中，所述灰化工艺具体包括:将所述基底100保留在反应腔中；在真空环境下，调节温度于150°C?450°C;然后向反应腔中通入氧等离子体，使氧等离子体与光刻胶层反应以去除光刻胶层12。
[0066]本实施例中，在所述光刻胶层400去除工艺中，由于在所述以无定形碳为材质的基底100上方覆盖有第一导电层210，因而在以灰化工艺去除光刻胶层400的过程中，可有效避免氧等离子体与所述基底100发生反应而导致所述基底100受到损伤。
[0067]在本实施例中，由于在刻蚀金属导电层220过程中会有Cl2进入所述光刻胶层400内，且所述Cl2会与空气中的H2O和O2等成分反应，形成的HCl等腐蚀性物质，造成金属导电层210和第一导电层220被腐蚀。因此，需要在灰化去除所述光刻胶层400后再对所述基底100进行清洗工艺，以去除在上述金属导电层220刻蚀过程中所产生的刻蚀副产物。
[0068]参考图6所示，经对基底100进行清洗工艺后，以所述硬掩膜层300为掩膜，沿着所述第二开口 520刻蚀所述第一导电层210至露出所述基底100，形成第三开口 540。
[0069]本实施例中，刻蚀所述第一导电层210的方法为干法刻蚀法，所述干法刻蚀法采用的刻蚀气体对第一导电层210和金属导电层220具有较高的刻蚀选择比，从而避免在刻蚀所述第一导电层210时，造成金属导电层220被腐蚀。若之前未形成所述硬掩膜层300，则可直接以所述金属导电层220为掩膜刻蚀所述第一导电层210。
[0070]在DMD制备过程中，在完成所述第一导电层210刻蚀工艺后可去除所述金属导电层220上方的TEOS层,露出所述金属导电层220表面,而所述第一导电层210则被保留。
[0071]但当所述金属导电层220后续用于形成反光镜时，基于TEOS具有很好的透光性能，所述TEOS层可以保留，其并不会影响后续形成的反光镜的性能。
[0072]图7所示的是采用本实施例提供的半导体器件的形成方法获得的半导体器件的具体结构示意图，具体包括:
[0073]基底100，在所述基底100上方设有第一导电层210。
[0074]在所述第一导电层210上的金属导电层220 ;
[0075]贯穿所述第一导电层20和金属导电层220的第六开口 560,且所述第六开口 560暴露出所述基底100。
[0076]如上所述，所述第一导电层210同时具有良好的导电性以及与所述金属导电层220良好的结合性，其作用相当于现有DMD中的单一的金属导电层。另外在去除所述TEOS层后，根据实际需要在所述金属导电层220上方交替形成新的基底、第一导电层和金属导电层。
[0077]实施例2
[0078]本实施例与实施例1中，在完成所述金属导电层220以及基底100的清洗工艺同实施例1，在此不再赘述，本实施例的与实施例1的区别在于:
[0079]参考图8所示，在完成基底100清洗工艺后，在所述硬掩膜层300上以及图5中所述第二开口 520的侧壁和底部形成第二掩膜层600，所述第二掩膜层600包括覆盖于所述第二开口 520侧壁上的侧墙610，从而在图5所示的所述第二开口 520基础的上形成第四开口530。
[0080]本实施例中，所述第二掩膜层600的材质可选为富硅氧化物，包括氧化硅、氮氧化硅、碳氧化硅等，可采用CVD(化学气相沉积)形成。所述侧墙610的厚度可选为500?1000埃。
[0081]所述第二掩膜层600的材质并不局限于富硅氧化物，在除本实施例外的其他实施例中，任何与所述第一导电层210具有较高的刻蚀选择比，且不会与所述金属导电层220和第一导电层210反应、出现原子扩散现象的材质均可用作本发明中的所述第二掩膜层600的材质。
[0082]参考图9所示，采用各向异性刻蚀工艺去除位于所述硬掩膜层300上方和位于图8所示的第四开口 530底部的第二掩膜层600，保留所述第四开口 530侧壁的侧墙610 ;以所述硬掩膜层300和侧墙610为掩膜，沿着所述第四开口 530刻蚀所述第一导电层210至露出所述基底100，形成第五开口 550。
[0083]在本实施中，在所述第一导电层210刻蚀过程中，所述侧墙610覆盖于图5所示的第二开口 520内的金属导电层220侧壁上,从而可避免所述金属导电层220暴露于刻蚀气氛中。因此，即使刻蚀所述第一导电层210所采用的刻蚀气体对所述金属导电层220具有较强的腐蚀性，所述侧墙610也可确保金属导电层220免受如图10所示的腐蚀侵害A2(虚线椭圆所示部分)。进而确保在DMD制备工艺中，由所述金属导电层220形成的地址电极(address electrode)、绞链(hinge)、轭(yoke)和反光镜的性能。
[0084]在后续将形成的半导体器件移出反应设备，以进行下一步清洗工序时，残留于所述半导体器件上的刻蚀气体可能与空气成分反应而迅速产生腐蚀性物质(如刻蚀气体含有Cl2时，Cl离子可与空气中的水迅速反应而产生具有强腐蚀性的HCl )，但基于所述金属导电层220被所述硬掩膜层300和侧墙610覆盖，可有效避免金属导电层220被腐蚀。
[0085]在后续的半导体制备工艺中，可去除所述金属导电层220上的硬掩膜层300以及所述金属导电层220上方的侧墙610，形成如图11所示的半导体器件。参考图11，所述半导体器件具体结构包括:
[0086]基底100，在所述基底100上方设有第一导电层210 ；
[0087]在所述第一导电层210上的金属导电层220 ;
[0088]贯穿所述第一导电层210和金属导电层220的第七开口 570,且所述第七开口 570暴露出所述基底600。
[0089]本实施例中，所述第七开口 570的截面呈阶梯状，所述第七开口 570位于所述金属导电层220内部分的开口尺寸大于所述第七开口 570位于所述第一导电层210内部分的开口尺寸，且在所述第一导电层210的上方，在所述金属导电层220的开口的侧壁设有侧墙620。
[0090]值得注意的是，当所述金属导电层220后续用于形成反光镜时，若以TEOS层作为硬掩膜层300，基于TEOS具有很好的透光性能，所述TEOS并不会影响后续形成的反光镜的性能，因而，可保留所述金属导电层220上的硬掩膜层300以及侧墙610 (如图9所示)。此时，形成的所述半导体器件的所述金属导电层上方还设有所述硬掩膜层300。
[0091]对实施例1和实施例2中，获得的半导体器件进行电性能测试(WAT)和器件良率测试(CP)。发现上述两个实施例提供的包括所述Al层220和SiGe层210的半导体器件，与现有只含有单层的Al层的器件相比，未出现明显的性能差异，完全符合测试标准。
[0092]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种半导体器件的形成方法，其特征在于，包括: 提供基底； 在所述基底上形成第一导电层； 在所述第一导电层上方形成金属导电层； 在所述金属导电层上方形成光刻胶层，图案化所述光刻胶层； 以所述光刻胶层为掩膜，刻蚀所述金属导电层至露出所述第一导电层，在所述金属导电层内形成开口； 灰化去除所述光刻胶层； 以所述金属导电层为掩膜，刻蚀所述第一导电层至露出所述基底。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述光刻胶层前，先在所述第一导电层上形成硬掩膜层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述硬掩膜层的材质为TEOS。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，在刻蚀所述第一导电层之前，在所述金属导电层的开口的侧壁形成侧墙。
5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述侧墙材质为富硅氧化物。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述富硅氧化物为氧化硅、氮氧化硅或碳氧化硅。
7.如权利要求4所述的半导体器件的形成方法，其特征在于，所述侧墙的厚度为500?1000 埃。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述基底的材质为无定形碳。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述光刻胶层后，还包括步骤:清洗所述基底。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属导电层的材质为Al。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一导电层的材质为Ge或是SiGe。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述金属导电层的方法为干法刻蚀法，所述干法刻蚀法以含有Cl2的气体为刻蚀气体。
13.如权利要求12所述的半导体器件的形成方法，其特征在于，所述刻蚀气体还包括Br2。
14.一种半导体器件，其特征在于，包括: 位于基底上方的第一导电层； 位于所述第一导电层上的金属导电层； 贯穿所述金属导电层和第一导电层的开口，所述开口暴露出所述基底。
15.如权利要求14所述的半导体器件，其特征在于，还包括: 侧墙，位于所述第一导电层上方，且覆盖于所述开口内金属导电层的侧壁。
16.如权利要求15所述的半导体器件，其特征在于，所述侧墙的厚度为500?1000埃。
17.如权利要求14所述的半导体器件，其特征在于，所述基底的材质为无定形碳。
18.如权利要求14所述的半导体器件，其特征在于，所述金属导电层的材质为Al。
19.如权利要求14所述的半导体器件，其特征在于，所述第一导电层的材质为Ge或SiGe0
【文档编号】B81C1/00GK104229725SQ201310231976
【公开日】2014年12月24日 申请日期:2013年6月9日 优先权日:2013年6月9日
【发明者】汪新学, 周强, 伏广才 申请人:中芯国际集成电路制造(上海)有限公司