本实用新型属于半导体技术领域，具体涉及一种硅基三维异构集成的射频微系统。
背景技术：
目前传统多芯片模块封装技术（Multi Chip Module，MCM）是高密度电子封装技术中代表性技术，它可以方便的实现有源/无源电路、基带/射频电路的集成，在电子系统中得到广泛应用。由于MCM只能通过衬底来实现立体化的高密度互连，互连线条的特征尺寸受工艺制约只能做到数十微米到数百微米，芯片采取水平化的排布方式，其在互连占用面积、信号传输长度与延迟将随着芯片数量和I/O引脚数的增加而迅速变大，难以满足未来射频微系统/电子模块在高密度、高速互连、具有紧凑外观、集成多种类型器件的技术需求。
随着电子产品不断向小型化、轻重量和多功能方向的推进，三维封装集成技术发展迅速。三维集成微系统采用硅通孔（TSV）技术，把RF前端、信号处理、数据存储、传感、控制甚至能量源等多种功能垂直堆叠在一起，以达到缩小尺寸、提高密度、改善层间互联、提高系统功能的目的。具有硅通孔结构的转接板作为2.5D/3D封装集成的核心结构，通过硅通孔提供垂直互连大大缩短了连线长度，同时其热膨胀系数与芯片较好匹配，并兼容多层金属布线工艺和圆片级工艺，可实现无源器件、MEMS、腔体、微流道、多芯片的高性能异构集成。
硅基三维异构集成的射频微系统，把不同衬底材料不同工艺的射频芯片和器件进行三维集成封装，可以缩小微系统尺寸，提高封装密度，减轻整体重量，增强微系统可靠性。硅基三维异构集成的射频微系统的制造方法，采用硅通孔技术、硅转接板技术、微组装技术和晶圆级键合技术，可以实现微系统的批量生产，获得更好的性能一致性。
技术实现要素：
针对上述现有多芯片模块封装技术的不足，本实用新型提出了一种硅基三维异构集成的射频微系统，把不同衬底材料不同工艺的射频芯片和器件进行三维集成封装，缩小射频微系统尺寸，提高封装密度，减轻整体重量。
本实用新型包括第一硅衬底层、第二硅衬底层、第三硅衬底层、第四硅衬底层、射频功放芯片、射频低噪放芯片、射频滤波器和射频开关；第一硅衬底层和第三硅衬底层的正面，第二硅衬底层和第四硅衬底层的背面，均蚀刻有腔体；第一硅衬底层、第二硅衬底层、第三硅衬底层和第四硅衬底层，均设有硅通孔；第一硅衬底层、第二硅衬底层、第三硅衬底层和第四硅衬底层，正面和背面均设有互连线；射频功放芯片、射频滤波器和射频开关位于第一硅衬底层的腔体中，射频低噪放芯片和射频滤波器位于第三硅衬底层的腔体中，所述射频功放芯片、射频低噪放芯片、射频滤波器和射频开关通过引线与硅衬底层上的互连线连接；第一硅衬底层、第二硅衬底层、第三硅衬底层和第四硅衬底层堆叠连接进行三维集成；第一硅衬底层的背面设有焊接金属球，以便在应用过程中与其它基板连接。
优选地，所述第一硅衬底层、第二硅衬底层、第三硅衬底层和第四硅衬底层为高阻硅衬底，电阻率大于1000Ω·cm。
优选地，所述射频功放芯片为氮化镓芯片、射频低噪放芯片为砷化镓芯片、射频滤波器为体声波器件和射频开关为砷化镓芯片。
优选地，所述硅衬底层中的硅通孔用于实现三维集成结构中的垂直互连；所述射频功放芯片底部的硅通孔用于散热和接地，所述射频低噪放芯片和射频开关底部的硅通孔用于接地。
优选地，所述硅衬底层上的互连线为铜或金布线。
优选地，所述引线为键合金丝。
优选地，所述焊接金属球为铜锡银合金。
本实用新型的有益效果在于：
本实用新型把不同衬底材料不同工艺的射频芯片和器件进行三维集成封装，可以缩小微系统尺寸，提高封装密度，减轻整体重量，降低互连线的传输损耗，增强射频系统的性能。本实用新型采用硅通孔技术、硅转接板技术、微组装技术和晶圆级键合技术，可以实现微系统的批量生产，获得更好的性能一致性。
附图说明
附图1是硅基三维异构集成的射频微系统的结构示意图；
附图2是硅衬底层的制造流程示意图；
附图3是硅基三维异构集成的射频微系统的制造方法流程图；
附图标记说明：101、第一硅衬底层；102、第二硅衬底层；103、第三硅衬底层；104、第四硅衬底层；01、射频功放芯片；02、射频低噪放芯片；03、射频滤波器；04、射频开关；05、硅腔体；06、硅通孔；07、互连线；08、引线；09、焊接金属球。
具体实施方式
下面结合附图和实施例对本实用新型进一步说明。
如附图1所示，是本实用新型的硅基三维异构集成的射频微系统的结构示意图，包括第一硅衬底层101、第二硅衬底层102、第三硅衬底层103、第四硅衬底层104、射频功放芯片01、射频低噪放芯片02、射频滤波器03和射频开关04；第一硅衬底层101和第三硅衬底层103的正面，第二硅衬底层102和第四硅衬底层104的背面，均设有蚀刻好的腔体05；第一硅衬底层101、第二硅衬底层102、第三硅衬底层103和第四硅衬底层104，均设有硅通孔06；第一硅衬底层101、第二硅衬底层102、第三硅衬底层103和第四硅衬底层104，正面和背面均设有互连线07。
射频功放芯片01、射频滤波器03和射频开关04位于第一硅衬底层101的腔体05中，射频低噪放芯片02和射频滤波器03位于第三硅衬底层103的腔体05中，射频芯片和器件通过引线08与硅衬底层上的互连线07连接；第一硅衬底层101、第二硅衬底层102、第三硅衬底层103和第四硅衬底层104堆叠连接进行三维集成；第一硅衬底层101的背面设有焊接金属球09，以便在应用过程中与其他基板连接。
本实用新型硅基三维异构集成的射频微系统，通过将不同衬底材料不同工艺的射频芯片和器件进行三维集成封装，有助于缩小微系统尺寸，提高封装密度，减轻整体重量，降低互连线的传输损耗，增强射频系统的性能。
如附图2所示，是本实用新型的硅衬底层的制造流程示意图，包括以下步骤：
步骤（a），选用高阻硅衬底层。
步骤（b），对硅衬底层进行热氧化，在硅衬底层表面涂覆光刻胶，光刻形成掩膜层，刻蚀氧化硅窗口，去除光刻胶。
步骤（c），用氧化硅做掩膜层，在氧化硅窗口处，对硅衬底层刻蚀腔体05。
步骤（d），在硅衬底层上制造硅通孔06。
步骤（e），在硅衬底层上制造互连线07。
如附图3所示，是本实用新型的硅基三维异构集成的射频微系统的制造方法流程图，包括以下步骤：
步骤S1，分别完成第一硅衬底层101、第二硅衬底层102、第三硅衬底层103、第四硅衬底层104的制造。
步骤S2，将射频芯片和器件共晶焊接到第一硅衬底层101、第三硅衬底层103上；通过引线键合的工艺将射频芯片和器件连接到硅衬底层上的互连线07，进而实现射频芯片和器件与硅衬底层的微组装。
步骤S3，将第一硅衬底层101和第二硅衬底层102做低温晶圆级键合进行堆叠连接，将第三硅衬底层103和第四硅衬底层104做低温晶圆级键合进行堆叠连接。
步骤S4，将键合好的第一硅衬底层101和第二硅衬底层102、第三硅衬底层103和第四硅衬底层104做低温晶圆级键合进行堆叠连接。
步骤S5，在第一硅衬底层101背面制造焊接金属球09。
本实用新型硅基三维异构集成的射频微系统的制造方法，采用硅通孔技术、硅转接板技术、微组装技术和晶圆级键合技术，可以实现微系统的批量生产，获得更好的性能一致性。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。