用于提高电子器件测试系统的工作频率的方法和装置的制作方法

专利名称：用于提高电子器件测试系统的工作频率的方法和装置的制作方法
用于提高电子器件测试系统的工作频率的方法和装置
背景技术：
本发明一般可应用于沿一个或多个通信信道向下驱动数据的任何系统。这 种系统的一个示例是用于测试电子器件(比如半导体器件)的测试系统。

图1
示出了用于测试电子器件的测试系统100的简化框图。图l所示的测试系统100
可以测试非单一半导体晶片构成的芯片、单一芯片(封装或未封装的)或多芯
片模块。这种系统ioo可以配置成测试其它类型的电子器件(比如印刷电路板)。
如图所示，系统IOO包括测试机102、通信连接104 (例如，同轴电缆、光纤 链路、无线通信链路等)、探针头107和探针卡108，探针卡108用于在测试 机102和待测的电子器件112("DUT")之间传送测试信号。测试系统100还包括 外壳106，外壳106具有可移动的卡盘114以便于支持并移动DUT 112。探针 卡的探针IIO与DUT 112接触，由此与DUT形成电连接。
测试机102产生测试数据，通过导电路径(该路径穿过通信连接104、探 针头107和探针卡108)构成的通信信道将测试数据驱动到DUT 112的输入端 (图l中未示出)。DUT 112所产生的响应数据是通过DUT的输出端输出的 并且通过比较信道(也由导电路径构成，该路径通过探针卡108、探针头107 和104)传递给测试机102。通常，测试机102随后将DUT 112所产生的响应 数据与预期的响应数据进行比较从而确定DUT 112是否良好。(这种测试可以 附加或者替代用于评定DUT的工作情况。)
图2示出了典型的DUT 112，它具有两个输入端208和210、两个输出端 204和206、 一个电源端212和一个接地端202。(典型的DUT可能具有更多 的端子，但为了便于描述和讨论，图2只示出了6个端子。)如图2所示，由 测试机102通过电源通道224向电源端212提供电源，电源通道224由通过通 信连接104、探针头107和探针卡108的导电路径构成，探针卡108包括与电 源端212相接触的探针110f。相类似的是，测试机102通过接地通道214提供 接地连接，该接地连接端接于探针110a中。测试机102中的驱动器228和230
通过驱动信道220和222 (它们分别端接于输入端208和210中)将测试数据 驱动到输入端208和210。测试机102中的比较器232和234接收由DUT 112 产生且通过输出端204和206输出的响应数据。(比较器232和234可以将该 响应数据与预期的响应数据进行比较。)控制模块226控制测试机102的整体 操作，提供电源和接地，产生测试数据，获取实际响应数据和预期响应数据的 比较结果，和/或产生定时信号等。
图3示出了测试机102的局部视图，仅示出了驱动信道222和220的驱动 器228和230。在图3中，电阻器308表示驱动器(228或230)的输出阻抗，而 电阻器310表示通信信道(220或222)的特性阻抗。在图3中，假定DUT 112 是互补金属氧化物半导体(CMOS)器件。众所周知，CMOS器件(比如112)的 输入端(例如208或210)主要是电容性的。用于输入端208和210的简化等 效电路在图3中被显示成电阻器302 (表示输入端(例如208或210)的输入 阻抗)与电容器304 (表示输入端208和210的主要电容特征)的串联。(306 表示接地。)
众所周知，直到电容器304累积了足够的电荷，输入端208或210从低到 高的信号变化才寄存于DUT112。相似地，直到电容器304的电荷消失，输入 端208或210从高到低的信号变化才寄存于DUT 112。为电容器304充电所需 的时间通常称之为上升时间，而使电容器304放电所需的时间是下降时间。
众所周知，串联的电阻器和电容器的上升时间正比于阻抗和电容的乘积。
上升时间的时间常数(t)表达如下t=R* C (其中t是上升时间或下降时间
的时间常数，R是电阻器的阻抗，C是电容器的电容，并且*表示乘法)。电容 器304两端的电压表达如下vcO) = C*vd*(l-^/T)，其中
Ve(O是时间为？时电容器304两端的电压，
Vd是驱动器228或230的输出电压，
^是从Vd的上升沿算起的时间(从低到高电压电平)
t是时间常数，并且t二R承C
i 是各驱动器228和230与各输入端208和210的电容304之间的总阻 抗(因此，i 是驱动器的输出阻抗308、驱动信道的特性阻抗310以及 DUT112的输入端的输入阻抗302这三者之和)，并且， C是电容器304的电容。
串联的电阻器和电容器的下降时间还正比于阻抗和电容的乘积，并且可以 应用相同的时间常数(T)。电容器304两端的电压表达如下veW = C*V。*f/T， 其中v。是电容器上的初始电荷，其它参数就像上文所定义的那样。
很显然，输入端208和210的上升时间和下降时间会限制输入到DUT 112 的信号切换频率。很明显，测试系统IOO会增加DUT 112的输入端208和210 的上升时间和下降时间。这是因为，对于每个驱动器228和230以及驱动信道 220和222而言，驱动器228和230的输出阻抗308以及信道220和222的特 性阻抗310会有效地增加DUT 112的输入端208和210的阻抗302。
对DUT 112的切换频率的另一个潜在的限制源自信道220和222上的信号 反射。由驱动器228或230通过信道222或220所驱动的测试信号将(至少局 部地)发生反射偏离输入端210或208，并且通过信道222或220返回至驱动 器228或230。如果驱动器输出阻抗308与信道(222或220)的特性阻抗310 相匹配，则所反射的信号被驱动器输出阻抗308吸收并且不会再从信道(222 或220)反射到DUT 112。驱动器(或者信号源)的输出阻抗与信道的特性阻 抗相匹配这样一种结构常常被称为"源端接"。即使图3所示系统是源端接， 通过信道222和220所进行的反射也有可能引起抖动、噪声、或符号间的干扰， 这些都会限制输入端210和208的切换频率。
在许多测试应用中，提高DUT测试频率都将是有利的。
发明简述
在本发明的一个实施方式中，测试系统包括端接于探针中的通信信道。探 针接触待测电子器件的输入端，并且测试数据通过通信信道驱动待测电子器 件。电阻器连接在探针附近的通信信道和接地之间。因此，该电阻器与输入端 的输入阻抗和电容并联，该电阻器可减小该端的输入阻抗，由此可减小该输入 端的上升时间和下降时间。还可以调整电阻器的大小，以便于减少、最小化或 消除通过通信信道所返回的信号反射。
在本发明的第二实施方式中，测试系统包括分成多个路径的通信信道，每
个路径端接于探针中。探针接触待测电子器件上的输入端。各分支中都包括隔 离电阻器，从而防止一个输入端处的故障传播到其它输入端。各分支中都设有 分流电阻器。分流电阻器从探针电连接着接地，从而进一步减小该端的输入阻 抗，由此减小输入端的上升时间和下降时间。还可以调整分流电阻器的大小， 以便于减少、最小化或消除通过通信信道所返回的信号反射。
附图简述
图1示出了典型的现有技术测试系统。
图2示出了图1所示测试系统的一些元件的简化方框图。
图3示出了图2所示测试系统的局部视图。
图4示出了本发明的第一典型实施方式，其中测试系统包括分流电阻器， 以便于提高测试系统的工作频率。 图5示出了典型的探针卡组件。
图6A和6B示出了图5所示探针板的俯视图和底视图。
图7A和7B示出了图5所示内插器的俯视图和底视图。
图8A和8B示出了图5所示探针基板的俯视图和底视图。
图9示出了本发明的第二实施方式，其中测试系统包括分流电阻器，以便
于提高测试系统的工作频率。
图10示出了多个分流电阻器在测试系统中的应用，该测试系统将测试数
据扇出到多个待测器件。
图IIA示出了针对图IO所示测试系统所用的探针卡组件而构成的探针基
板的俯视透视图。
图IIB示出了图IIA的探针基板的底部透视图。
图12图示说明了用于构成图IIA所示探针基板的两个层之间的界面。 图13A示出了探针基板的一部分的俯视透视截面图。 图13B示出了图13A的探针基板的底视图。
典型实施方式的详细描述
尽管本说明书描述了本发明的典型实施方式和应用，但是本发明并不限于
这些典型实施方式和应用，或者并不限于这些典型实施方式操作方式或描述方 式。
图4示出了本发明的第一实施方式，其中包括分流电阻器402和404，以 便于减小DUT 112的输入端208和210的上升时间和下降时间。图4示出了图 2所示测试系统IOO中与图3所示相同的局部视图。即，两个驱动器228和230 驱动两个信道220和222，这两个信道包括通过通信连接104、探针头107和 探针卡组件108 (它包括探针110d和110e)的导电路径。探针110d和110e 接触DUT 112的输入端208和210，由此与这两个输入端208和210电连接。
如图4所示，在各个驱动信道220和222的探针末端处或其附近都设置分 流电阻器402和404。分流电阻器402和404连接着接地408。(在图4中， 分流电阻器402和404任选地通过开关406连接着接地408，这将在下文中进 行讨论。)存在于各个信道的分流电阻器402和404可改善输入端208和210 的上升时间和下降时间。
很明显，当开关406关闭时，各个分流电阻器402和404通常是与各端208 和210的输入阻抗302相并联。众所周知，并联的两个电阻器的总阻抗小于任 一阻抗自身的阻抗。(用于求并联阻抗之和的公知公式是RT-(Ri *R2)/(Ri + R2)，其中RT是并联电阻器I^和R2的总阻抗，而*表示相乘。)因此，分流电 阻器402和404可减小驱动器228和230与输入端210和208之间的总阻抗， 进而减小时间常数T =R* C以及各输入端208和210的上升时间和下降时间。 通过减小输入端208和210的输入阻抗302的有效电阻，分流电阻器402和404 可有效地减小或消除驱动器输出阻抗308和驱动信道阻抗310的效应，这两种 阻抗都与端输入阻抗302串联，从而增加了输入端的上升时间和下降时间。因 此，通过适当地调整分流电阻器402和404的大小，以便于减小DUT112的输 入端208和210的上升时间和下降时间，从而提高DUT 112的测试频率。
通过调整分流电阻器402和404的大小，以便于减少、最小化或者消除信 号的反射，从而有可能进一步提高像图4所示系统那样的系统工作频率。通过 使信道222或220末端处的阻抗与信道阻抗310匹配或接近匹配，便可以减少、 最小化或者消除信道222或220的DUT末端处的反射。(假定驱动器输出阻 抗308和信道阻抗310匹配(即，它们具有相等或大约相等的值)。)这一点可以这样来实现通过调整分流电阻器402或404的大小，从而使信道222或 220末端处所提供的DUT端输入阻抗302的总阻抗等于或大约等于信道阻抗 310。注意到，分流电阻器402或404与DUT端输入阻抗302并联，众所周知， 并联电阻器的总阻抗是并联电阻器的乘积除以并联电阻器之和。因此，为了消 除反射，应该调整分流电阻器402或404的大小，使得分流电阻器402或404 与DUT输入端阻抗302的总阻抗等于信道阻抗310。通过使分流电阻器402或 404与并联DUT输入端阻抗302的总阻抗大约等于或至少更接近等于信道阻抗 310，便可以减少或者最小化这种反射。对于许多器件(比如CMOS器件)而 言，器件的输入阻抗302充分地大于传输线阻抗310而使得后者可以忽略，因 此可以使分流电阻器402和404等于传输线阻抗310以便于适当匹配。
应该很明显，对于各信道222和220而言，分流电阻器402或404形成具 有信道阻抗310的分压器。在DUT输入端210或208切换到高状态并且电容 器304充满电之后，相当大的电流停止流入DUT输入端210或208，而流过分 流电阻器402或404。驱动器228或230所输出的电压应该使得分流电阻器402 或404两端的电压足以使DUT输入端210或208保持在高状态中。因此，例 如，如果分流电阻器402或404与信道阻抗310大小相同，则驱动器228或230 的输出电压(此处，驱动器包括其输出阻抗308并且驱动器输出电压是驱动信 道222或220的电压)应该是使DUT输入端210或208保持在高状态中所需 电压的两倍。(众所周知，在电压源以及串联的第一和第二电阻器所构成的分 压器电路中，第二电阻器两端的电压是源电压乘以第二电阻器的阻抗并且除以 第一和第二电阻器之和。)
开关406允许分流电阻器402和404在使用和不使用之间切换。当开关406 关闭时，分流电阻器402和404连接着接地408并且减小输入端208和210的 上升时间和下降时间。当开关406打开时，便从图4所示系统中有效地取出了 分流电阻器402和404。
像参数检验等一些测试最好是在开关406打开时进行。参数检验包括许多 用于确定DUT 112的一个或多个端是否短接着接地或另一个端的测试以及用 于确定流过一个端的漏电流的测试。如上所述，在开关406关闭时，测试系统 已准备好执行高频功能性测试。
图5示出了典型的探针卡组件，可用于测试半导体晶片的芯片或其它电子 器件，其中包括但不限于单一芯片(封装的或未封装的)、多芯片电子模块等。
图5所示探针卡组件可以用在像图l所示测试系统100那样的测试系统中。图 5所示的典型探针卡组件包括探针板502，探针板502在一边上具有用于接触 探针头(例如，图1的探针头107)的端子505。通过探针板502的电连接510 将端子505连接着端子512。内插器504用探针基板506电连接着探针板端子 512。内插器504包括与端子512啮合的电触点514 (它们可以是伸长的弹簧触 件)。内插器的电触点514附着于内插器504的一边上的端子516，并且通过 连接器520电连接着内插器504的另一边上的端子515。电触点522 (它们可 以与电触点514相似)与探针基板506上的端子524啮合。端子524通过连接 526穿过探针基板506而电连接着探针端子525，并且用于接触DUT (图5中 未示出)的探针530附着于探针端子525。因此，在探针板502上的端子505 与探针基板506上的探针530之间设置了电路径。通过使用合适的手段，可以 将探针板502、内插器504和探针基板506 —个接一个地固定起来。美国专利 5,974,662更详细地描述了这种探针卡组件，该专利全文引用在此作为参考。
图6A和6B分别示出了探针被502的俯视图和底视图。如图6A所示，端 子505设置在探针板502的一边上，而端子512设置在探针板502的另一边。 相似的是，图7A和7B分别示出了内插器504的俯视图和底视图，其中端子 516在一边而端子515在另一边。内插器504上的端子516排列成对应于探针 板502上的端子512。图8A和8B同样分别示出了探针基板506的俯视图和底 视图，其中端子524设置在一边而探针端子525位于另一边。探针基板506上 的端子524排列成对应于内插器504上的端子515。探针端子525排列成对应 于一个或多个DUT上的输入端、输出端、电源端和接地端等的位置，并且探 针530附着于探针端子525。
分流电阻器402和404最好置于图5所示的探针卡组件上并尽可能接近探 针530。因此，分流电阻器402和404最好置于探针基板506上。然而，分流 电阻器402和404可以置于探针板502、内插器504、或探针基板506中的任 一个或多个之上。此外，分流电阻器402和404可以置于探针板502、内插器 504、或探针基板506的任一边上。事实上，分流电阻器402和404可以置于探针板502、内插器504、或探针基板506之内(例如，在探针板502内沿连 接510，在内插器504内沿连接520，或在探针基板506内沿连接526)。开关 406可以同样置于探针板502、内插器504、或探针基板506上的任何位置。分 流电阻器402和404可以嵌入在探针板502、内插器504、或探针基板506之 内或之上的薄膜电阻器来实现，或者以附着于探针板502、内插器504、或探 针基板506的分立电阻器电路元件来实现。
图9示出了本发明的另一个典型实施方式。图9示出了构成用于驱动信道 922的驱动器928，该信道922通过三个探针920、924和926而连接着三个DUT 936、 938和940的输入端30(e)、 32(e)和34(e)。驱动器928和驱动信道922可 以与图2的驱动器228和驱动信道222相似，并且驱动器928和驱动信道922 可以是像图2所示测试系统这样的测试系统中许多这种驱动器和驱动信道中的 一种。
如图9所示，驱动信道922包括三个分支902、 904和906，这三个分支通 过三个探针920、 924和926将驱动器928连接着三个DUT936、 938和940的 三个输入端30(e)、 32(e)和34(e)。这样，在测试机102 (参照图1)处为一个 DUT产生的测试数据可以用于测试三个DUT。当然，驱动信道可以扇出到少 于或多于三个端子，并且一些或全部端子可以位于同一 DUT上。还应该很明 显，可以使用附加的比较信道或复用方案，从而将多个DUT所产生的响应数 据返回到测试机。
在图9中，隔离电阻器980设置在每个分支902、 904和906上，以防止 一个端子(例如30(e))处的故障对另一个端子(例如32(e))造成不利影响。例如， 若没有隔离电阻器980，则端子30(e)短接到接地这一故障将通过分支902、 904 和906将端子32(e)和34(e)短接到接地，从而使DUT 938和940因具有与 DUT936相同的故障而无法进行正常测试。然而，隔离电阻器980将端子30(e) 处的故障与端子32(e)和34(e)隔离开。
附加电阻器(即隔离电阻器980)的存在可能对端子30(e)、 32(e)和34(e) 的上升时间和下降时间造成不利影响。(如上所述，附加阻抗可能会增加适用 于各输入端30(e)、 32(e)和34(e)的方程T :R^C中的R的值，因此增大各输 入端的上升时间和下降时间。)事实上，分支(例如，卯2、 904和卯6)数目
越多，对输入端30(e)、 32(e)和34(e)的上升时间和下降时间的潜在影响就越大。 如图9所示，接地的分流电阻器9卯设置在各分支902、 904和906中。如上 所述，分流电阻器990 (它们有效地与各端30(e)、 32(e)和34(e)的输入阻抗并 联)将减小隔离电阻器980的效应并且通常改善输入端30(e)、 32(e)和34(e)的 上升时间和下降时间。
应该很明显，各分支902、 904和卯6中的分流电阻器990构成了具有各 分支902、 904和906中的隔离电阻器980的分压器电路。如上文参照图4所 讨论的，应该调整各分支902、 904和906中的分流电阻器9卯和隔离电阻器 980的大小，使得在驱动器928输出高信号的同时，在各探针920、 924和926 处保持足够的电压以使DUT 936、 938和940的各输入端30(e)、 32(e)和34(e) 保持在高状态中。应该注意到，为了简化讨论，图9没有示出输出驱动器928 的输出阻抗，也没有示出信道922的信道阻抗，但这种阻抗是存在的。如上文 参照图4所描述的那样，可以调整分流电阻器990和隔离电阻器980的大小， 以便于减少、最小化或消除由驱动器928通过信道922所返回的驱动信号的反 射。应该注意到，图9可以包括一个或多个像图4所示开关406那样的开关， 从而切换分流电阻器990使其与分支卯2、 904和906有效连接或断开连接， 这可能有利于上文参照图4所讨论的参数测试。
图IO示出了分流电阻器和隔离电阻器一起使用的典型实现方式。图10所 示典型的测试系统示出了图9所示驱动器928和驱动信道922，用于在测试系 统中测试图9所示的三个DUT936、 938和940。
如图IO所示，两个驱动器928和1030驱动两个驱动信道922和1020。通 过三个分支卯2、 904和906，将驱动信道922扇出到各DUT 936、 938和940 上的三个输入端30(e)、 32(e)和34(e)。各分支902、卯4和906包括隔离电阻器 980和接地的分流电阻器990。相似地，通过三个分支1002、 1004和1006，驱 动信道1020扇出至lj各DUT 936、938和940上的三个输入端30(d)、32(d)和34(d)， 并且各分支1002、1004和1006还包括隔离电阻器980和接地的分流电阻器990。 如图IO所示，比较器1036、 1010、 1014、 1018、 1024和1032通过比较信道 1008、 1012、 1016、 1022、 1028和1034而连接着DUT 936、 938和940的输 出端30(c)、 30(b)、 32(c)、 32(b)、 34(c)和34(b)。控制器(它与图2所示控制器
226相似)控制测试数据输入到驱动器928和1030，并且接收来自比较器1036、 1010、 1014、 1018、 1024和1032的响应数据。控制器1026通过电源信道1038 将电源提供给DUT936、 938和940的电源端30(f)、 32(f)和34(f)，还通过接地 信道1040向DUT 936、 938和940的接地端30(a)、 32(a)和34(a)提供接地。这 样，只够用于测试一个DUT的驱动器和驱动信道可用于测试三个DUT;提供 了隔离电阻器，可防止一个DUT的故障导致其它DUT无法进行正常测试；并 且提供了分流电阻器，以改善DUT的输入端的上升时间和下降时间。
图9和10所示的隔离电阻器980和分流电阻器990可以在探针卡组件上 实现，比如图5所示的典型探针卡组件。像图4所示的分流电阻器402和404 那样，隔离电阻器980和分流电阻器990可以置于像图5所示那样的探针卡组 件的探针板502、内插器504、或探针基板506中的任一个或多个之上。此外， 隔离电阻器980和分流电阻器990可以置于探针板502、内插器504、或探针 基板506的任一边上。事实上，隔离电阻器502和分流电阻器900可以置于探 针板502、内插器504、或探针基板506之内(例如，在探针板502之内沿连 接510，在内插器504之内沿连接520，或在探针基板506之内沿连接526)。 隔离电阻器980和分流电阻器990可以薄膜电阻器来实现或者以分立的电阻器 电路元件来实现。
图11A到13B示出了一些示例，其中隔离电阻器980和分流电阻器990 可替代图5所示探针基板506的探针基板1102或1302上的薄膜电阻器来实现。 在图11A到12B所示的示例中，隔离电阻器980和分流电阻器990可以位于构 成探针基板1102的两个层1108和lllO之间1170处的薄膜电阻器1280和1290 来实现。在图13A和13B中，隔离电阻器980可以探针基板1302内的薄膜电 阻器1340、 1342和1343以及分流电阻器990可以位于探针基板1302的底面 1306上的薄膜电阻器1362、 1364和1366来实现。
图IIA和11B分别示出了典型探针基板1102 (它可以与图5所示探针基 板506相似并用于替代探针基板506)的俯视图和底视图。可以看出，探针基 板1102可构成实现图IO所示的典型测试系统。探针基板1102的表面1104上 的端子lll、 1112、 1113、 1114、 1115、 1116、 1117、 1118、 1120、 1122、 1124、 1126、 1128、 1129、 1B0和1131可构成接触来自内插器504 (参照图5)的连
接522，并且为了简便，将在下文中称之为"内插器-端子"。
在本示例中，内插器-端子1112、 1113和1114通过图5所示探针卡组件的 内插器504和探针板502而有线连接着图IO所示的电源信道1040。相似地， 内插器-端子1128、 1130和1131通过内插器504和探针板502而有线连接着接 地通道1038。内插器-端子1118、 1120、 1122、 1124、 1126和1129同样通过 内插器504和探针板502而有线连接着比较信道1008、 1012、 1016、 1022、 1028 和1034，并且内插器-端子1111和1115通过内插器504和探针卡502而有线 连接着驱动信道922和1020。(在本示例中没有使用内插器-端子1116和 1117)。
探针端子(探针附着于其上)设置在探针基板1102的底面1106上。探针 端子可组成三行1132、 1136和1140，每行有6个端子。各行1132、 1136和 1140对应于一个DUT 936、 938和940，并且各行中的各端子对应于一个DUT 上的一个端子。在本示例中(探针基板1102可构成测试图10所示DUT 936、 938和940)，附着于探针端子1132(f)、 1136(f)和1140(f)的探针是电源探针， 用于将电源提供给DUT 936、 938和940的电源端30(f)、 32(f)和34(f)。附着于 探针端子1132(a)、 1136(a)和1140(a)的探针是接地探针，用于向DUT 936、 938 和940的接地端30(a)、32(a)和34(a)提供接地。附着于探针端子1132(c)、 1132(b)、 1136(c)、 1136(b)、 1140(c)和1140(b)的探针可设置成接触DUT 936、 938和940 的输出端30(c)、30(b)、32(c)、32(b)、33(c)和34(b);并且附着于探针端子1132(e)、 1132(d)、 1136(e)、 1136(d)、 1140(e)和1140(d)的探针可设置成接触DUT 936、 938和940的输入端30(e)、 30(d)、 32(e)、 32(d)、 33(e)和34(d)。
图IIA和IIB所示的探针基板可以是由多层构成的。为了说明和讨论，图 IIA和IIB示出了探针基板1102具有两层1108和1110，它们可以是彼此粘在 一起的两个基板。借助于穿过第一层1108的通孔(图IIA和11B中未示出)、 位于第一层1108和第二层lllO之间1170处的轨迹(图IIA和IIB中未示出) 以及穿过第二层1110的通孔(图IIA和11B中未示出)，便可以在表面1104 上设置内插器-端子(例如1111)与表面1106上的探针端子(例如1140(f))之 间的电连接路径。
图12示出了用于探针基板1102的第一层1108和第二层1110之间的界面
1170的典型结构。在图12中，穿过第一层1108且电连接着表面1104上的内 插器-端子(例如llll)的那些通孔都用暗圆圈(即元件1211、 1212、 1213、 1214、 1215、 1216、 1217、 1218、 1220、 1222、 1224、 1226、 1228、 1229、 1230 和1231)表示。穿过第二层1110且电连接着表面1106上的探针端子(例如 1140(f))的那些通孔由不暗的圆圈(即1232(a)-(f)、 1236(a)-(f)以及1240(a)-(f)) 表示。在图12中，导电轨迹显示成1250、 1252、 1254和1256，并且这种轨迹 可设置在层1108或1110的内表面上，从而在层1104和1106像图IIA和11B 所示那样彼此粘合的同时将穿过层1108的通孔和穿过层1110的通孔连接起 来。
探针基板1102的表面U04上的那些内插器-端子(例如，1111)可用于提 供电源、接地、或与比较信道的连接，它们按照一对一的方式连接着探针基板 1002的表面1106上的探针端子(例如1140(f))。在当前的示例中(其中探针 基板1102构成可用于图IO所示的系统中)，内插器-端子1112、 1113和1114 (如上所述，它们连接着图IO所示的电源信道1140)通过下述如图12所示的 通孔对而连接着电源探针端子1132(f)、 1136(f)和1140(f): 1214和1232(f); 1213 和1236(f);以及1212和1240(f)。(轨迹1250电连接上述各个通孔对，就像 图12所示那样。)相似的是，内插器-端子1128、 1130和1131 (如上所述， 它们连接着图IO所示的接地通道1138)通过下述如图12所示的通孔对而连接 着接地探针端子1132(a)、 1136(a)和1140(a): 1228和1240(a); 1230和1236(a); 以及1231和1232(a)。(同样，轨迹1250电连接上述各个通孔对，就像图12 所示那样。)按照相同的方式，内插器-端子1118、 1120、 1122、 1124、 1126 和1129 (它们连接着图IO所示的比较信道1008、 1012、 1016、 1022、 1028和 1034)通过下述如图12所示的通孔对而连接着探针端子1132(b)、 1132(c)、 1136(b)、 1136(c)、 1140(b)和1140(c): 1218和1232(c); 1226和1232(b); 1222 和1236(c); 1224和1236(b); 1220和1240(c);以及1229和1240(b)。
另一方面，探针基板1102的表面1104上用于提供到驱动信道的连接的各 个内插器端子连接着探针基板1102的表面1106上的多个探针端子。在图12 所示的示例中，内插器-端子1111 (如上所述，它连接着驱动信道922)通过通 孔1211而连接着轨迹1252，轨迹1252电连接着通孔1240(e)、 1236(e)和1232(e), 这些通孔转而分别连接着探针端子1140(e)、 1136(e)和1132(e)。通孔121K轨 迹1252以及通孔1140(e)、 1136(e)和1132(e)由此将内插器端子1111连接着三 个探针端子1140(e)、 1136(e)和1132(e)。相似的是，内插器-端子1115 (如上 所述，它连接着驱动信道1020)通过通孔1215连接着轨迹1256，该轨迹1256 电连接着通孔1240(d)、 1236(d)和1232(d)，这些通孔转而分别连接着探针端子 1140(d)、 1136(d)和1132(d)。通孔1215、轨迹1256以及通孔1140(d)、 1136(d) 和1132(d)由此将内插器端子1115连接着三个探针端子1140(d)、 1136(d)和 1132(d)。
如图12所示，薄膜电阻器1280设置在轨迹1252与各个通孔1240(e)、 1236(e) 和1232(e)之间。薄膜电阻器1280还设置在轨迹1256与各个通孔1240(d)、1236(d) 和1232(d)之间。因此，薄膜电阻器1280实现了图10中的隔离电阻器980。在 各个通孔1240(e)、 1236(e)、 1232(e)、 1240(d)、 1236(d)和1232(d)与接地的轨迹 1254之间还设置了薄膜电阻器12卯(例如，通孔1228通过内插器-端子1128 连接着接地通道1040之一 (参照图10))。薄膜电阻器1290由此是图10中 的分流电阻器990的实现方式。
如上所述，图13A和13B示出了在探针基板1302上实现隔离电阻器980 和分流电阻器910的另一种典型方式。图13A示出了与图IIA和11B所示探 针基板1102大致相似的探针基板1302的局部透视剖面图。图13B示出了探针 基板1302的局部底视图。
像探针基板1102那样，探针基板1302(它可以替代图5中的探针基板506) 包括两个层1308和1310，并且具有位于第一表面1304上的内插器端子(示出 了 1302、 1304和1306)以及位于第二表面1306上的探针端子(示出了 1308、 1310、 1312、 1314和1316)，探针(示出了 1318、 1320、 1322、 1324和1326) 连接着这些探针端子上。在图13A中，内插器端子1302构成向DUT (图13A 和13B中未示出)提供接地连接，并且通过通孔1330和1332而连接着探针端 子1308和接地探针1318。内插器端子1306构成连接着比较信道，由此将DUT (图13A和13B中未示出)所产生的输出数据传递到比较信道的末端处的比较 器。如图13A所示，内插器端子1306通过穿过层1308的通孔、设置在第二层 1310的表面1370上的轨迹1350以及穿过第二层1310的通孔1352，而连接着
探针端子1316 (输出探针1326附着于该探针端子1316上)。
内插器-端子1304构成连接着驱动信道，由此将测试数据提供给DUT (图 13A和13B中未示出)。为了实现图IO所示的测试结构，内插器-端子1304 连接着三个探针端子(1310、 1312和1314)，附着于这三个探针端子上的是 构成与三个DUT (图13A和13B中未示出)的输入端子相接触的三个输入探 针1320、 1322和1324。如图13A所示，通孔1334将内插器-端子1304连接着 探针基板1302的第二层1301的表面1370上的轨迹1338。表面1370上的薄膜 电阻器1340、 1342和1343将轨迹1338连接着三个通孔1344、 1346和1348， 这三个通孔转而连接着探针端子1310、 1312和1314。薄膜电阻器1340、 1342 和1343由此实现了图9和10所示的隔离电阻器980。如图13B所示，在探针 基板1302的第二表面1310上，薄膜电阻器1362、 1364和1366将各个探针端 子1310、 1312和1324电连接着来自接地端子1308的轨迹1360。薄膜电阻器 1362、 1364和1366由此实现了图9和10所示的分流电阻器990。
尽管本文已经描述了本发明的典型实施方式和应用，但是本发明并不限于 这些典型的实施方式和应用，或者并不限于这些典型实施方式和应用的操作方 式和本文的描述方式。事实上，对典型实施方式所作的许多变形和修改都是可 能的。例如，上述实施方式可以在除图5所示探针卡组件以外的装置上实现。 例如，上述实施方式可以在用于测试单一芯片的负载板上来实现。作为另一个 示例，这些实施方式可以在不同类型的探针卡组件上来实现，比如其元件比图 5所示典型探针卡组件要多一些或少一些的探针卡组件(例如，缺少内插器或 缺少内插器和探针基板的探针卡组件(在这种情况下，探针530将直接附着于 探针板502上))。
权利要求
1.一种在测试机与待测电子器件之间交互测试信号的装置，所述装置包括结构；多个信道端子，所述信道端子设置在所述结构上并且被配置成与来自所述测试机的通信信道电连接；多个探针，所述探针设置在所述结构上并且被配置成接触所述电子器件的测试特征；多个导电路径，所述导电路径将所述信道端子与所述探针一一连接起来；以及多个分流电阻器，所述分流电阻器设置在所述结构上，所述各个分流电阻器都电连接着所述导电路径之一。
2. 如权利要求l所述的装置，其特征在于，所述分流电阻器是薄膜电阻器。
3. 如权利要求1所述的装置，其特征在于，所述结构包括第一基板且所述探 针设置在所述第一基板上。
4. 如权利要求3所述的装置，其特征在于，所述分流电阻器设置在所述第一 基板上。
5. 如权利要求4所述的装置，其特征在于，所述分流电阻器是薄膜电阻器。
6. 如权利要求4所述的装置，其特征在于，所述探针和所述分流电阻器都设 置在所述第一基板的第一表面上。
7. 如权利要求4所述的装置，其特征在于，所述分流电阻器设置在所述第一 基板之内。
8. 如权利要求3所述的装置，其特征在于，所述结构进一步包括第二基板且 所述信道端子设置在所述第二基板上。
9. 如权利要求1所述的装置，还包括被配置成用于断开所述分流电阻器的开关。
10. 如权利要求9所述的装置，其特征在于，所述开关设置在所述结构上。
11. 如权利要求1所述的装置，其特征在于，所述路径包括多个分支，所述 路径之一将所述信道端子之一与多个所述探针连接起来。
12. 如权利要求11所述的装置，还包括多个设置于所述分支中的隔离电阻器， 所述各个隔离电阻器都被配置成将所述分支之一上的探针与所述分支中另一个分 支上的探针电隔离。
13. 如权利要求12所述的装置，其特征在于，所述各个分流电阻器都提供一个从所述分支之一中的隔离电阻器和探针之间到接地的电阻性的电路径。
14. 如权利要求ll所述的装置，其特征在于，所述结构包括其上设置了所述 探针的第一基板。
15. 如权利要求14所述的装置，其特征在于，所述分流电阻器设置在所述第 一基板上。
16. 如权利要求15所述的装置，其特征在于，所述隔离电阻器设置在所述第 一基板上。
17. 如权利要求15所述的装置，其特征在于，所述探针和所述分流电阻器设 置在所述第一基板上的第一表面上。
18. 如权利要求15所述的装置，其特征在于，所述分流电阻器是薄膜电阻器， 并且所述隔离电阻器是设置在所述第一基板上的薄膜电阻器。
19. 如权利要求15所述的装置，其特征在于，所述分流电阻器设置在所述第 一基板之内。
20. 如权利要求1所述的装置，其特征在于，所述各个分流电阻器都连接着 所述导电路径之一，以便减小所述电子器件的所述测试特征之一的输入阻抗。
21. 如权利要求1所述的装置，其特征在于，所述各个分流电阻器都从所述 导电路径之一连接着接地。
22. —种适用于测试电子器件的装置，所述装置包括多个电路径，所述各个电路径包括在测试机和所述电子器件之间的通信信道 的一部分，所述路径包括用于接触所述电子器件的输入端的探针；以及，电阻性装置，所述电阻性装置连接着所述路径，用于提高所述电子器件在所 述输入端处的切换速度。
23. 如权利要求22所述的装置，其特征在于，所述电阻性装置减小所述输入 端的上升时间。
24. 如权利要求22所述的装置，其特征在于，所述装置包括适用于测试半导 体芯片的探针卡组件。
25. 如权利要求24所述的装置，还包括所述探针附着于其上的基板，其中所述电阻性装置设置在所述基板上。
26. —种适用于测试包括多个输入端的电子器件的方法，用于包括多个端接于探针中的驱动信道的测试系统中，所述方法包括使所述探针与所述输入端接触； 将所述分流电阻器连接着所述驱动信道；以及， 通过所述驱动信道对所述电子器件进行功能测试。
27. 如权利要求26所述的方法，还包括 使所述分流电阻器从所述驱动信道中断开连接；以及 通过所述驱动信道对所述电子器件进行参数检验。
28. 如权利要求26所述的方法，其特征在于，所述分流电阻器被配置成提高 对所述电子器件进行所述功能测试的工作频率。
29. 如权利要求26所述的方法，其特征在于，所述分流电阻器减小所述输入 端的上升时间。
30. 如权利要求29所述的方法，其特征在于，所述分流电阻器减小所述输入 端的下降时间。
31. 如权利要求26所述的方法，其特征在于，所述分流电阻器连接着所述驱 动信道，所述各个分流电阻器都提供在所述驱动信道之一与接地之间的电阻性电路 径。
全文摘要
测试系统包括端接于探针中的通信信道，该探针接触待测电子器件的输入端。电阻器连接在探针附近的通信信道与接地之间。该电阻器可减小该端的输入阻抗，由此可减小输入端的上升时间和下降时间。信道可以端接在具有多个路径的分支中，其中各个路径是由用于接触待测电子器件各端的探针来端接的。这些分支中包括隔离电阻器，用于防止一个输入端的故障传播到其它输入端。各分支中都设有分流电阻器，用于减小该端的输入阻抗，由此减小输入端的上升时间和下降时间。还可以调整分流电阻器的大小，以减少、最小化或者消除通过该信道所返回的信号反射。
文档编号G01R31/02GK101099085SQ200580046181
公开日2008年1月2日 申请日期2005年12月15日 优先权日2005年1月7日
发明者C·A·米勒 申请人:佛姆法克特股份有限公司