专利名称：用于实现链式测试的方法和装置及连接电路的制作方法
技术领域：
本发明涉及用于实现链式测试的方法和装置，特别涉及用于实现链式测试支持联合测试行动小组(JTAG )标准的器件的方法和装置及连接电路。
技术背景随着芯片电路的大规模集成化、体积小型化，以及芯片表面封装技术 (SMT )和电路板组装技术的进一步发展，联合测试行动小组(JTAG )为了 克服传统测试技术面临的困难，提高电路和系统的可测试性，于1987年提 出了一种新的电路板测试方法一一边界扫描测试，并于1990年被IEEE接 纳，形成了 IEEE1149. 1标准，人们通常称之为JTAG标准。支持JTAG标准的IC器件内部包含一个边界扫描结构，边界扫描结构 由测试存取通道(Test Access Port, TAP )端口 、 TAP控制器、边界扫描 寄存器等部分组成。测试存取通道端口包括按照IEEE1149. 1标准强制要求的的四条串行 测试线，四条串行测试线分别是测试时钟信号(TCK)、测试模式选择信号 (TMS )、测试数据输入信号(TDI )和测试数据输出信号(TD0 )线，JTAG 标准定义的所有搮:作都由这四条测试线来控制。通过TAP可以访问芯片提 供的所有数据寄存器和指令寄存器。TAP控制器是一个有限状态机，完成TAP控制命令的翻译和解析，选 择使用指令寄存器扫描还是数据寄存器扫描，以及对边界扫描测试的各个 状态做出选择。边界扫描寄存器构成边界扫描链，实现对芯片输入、输出信号的观察 和控制，它将JTAG电路与内核逻辑电路联系起来。边界扫描寄存器电路 仅在进行JTAG测试时有效。JTAG测试技术的基本原理就是用专用的JTAG测试工具通过器件的TAP 端口 ，由TAP控制器控制边界扫描寄存器实现对器件内部节点进行测试和 调试。因此，JTAG的主要功能有两种 一是测试芯片及互连设备的电气特 性；二是对芯片以及其外围设备进行调试。在实际应用中， 一个单板往往会包含多个JTAG标准器件，如何实现对 各个JTAG器件的分别测试，电路设计人员发明了各种各样的方法，简单可 以归结为以下几类一是将单板上各JTAG器件单独成链，每个JTAG器件各有一个JTAG 调试插座；二是将各JTAG器件JTAG接口通过串接电阻后连在JTAG调试插 座上，通过选择焊接各串接电阻实现对JTAG芯片的选择；三是根据JTAG 器件串行测试线的需要接上拉、下拉的情况将JTAG器件分类，每一类JTAG 器件通过JTAG接口串联成链，这样在单板中形成了多个JTAG链。采用以上的方式，不能将一个单板中的JTAG器件形成一个单一的JTAG 测试链。发明内容本发明的目的在于提供用于实现链式测试的方法和装置及连接电路， 既实现了把单板上多片JTAG器件连接在一个单一的JTAG测试链中，也能 将其中某一个JTAG器件选择出来进行测试或调试工作。本发明提供一种用于实现链式测试的方法，每一个支持联合测试行动 小组标准JTAG器件的测试数据输入信号线的前端和测试数据输出信号线 的后端分别与一个串接电阻耦合;所述JTAG器件的测试数据输入信号串接 电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与 一个旁接电阻耦合；当需要将JTAG器件接入JTAG链时，则将该JTAG器件 的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接 电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG 链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输 入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开；该方法包括将测试数据输入信号提供给所述JTAG链的第一片JTAG器件；根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相 应的多路测试时钟信号，并分别提供给接入的JTAG器件；根据所述HAG链中接入的JTAG器件数量，将测试沖莫式选择信号驱动 为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件；将所述JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输 出信号输出。本发明还提供一种用于实现JTAG成链的连接电路，该电路包括至少一个JTAG器件，其中每一个JTAG器件的测试数据输入信号线的 前端和测试数据输出信号线的后端分别与一个串接电阻耦合；所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件 的测试数据输出信号串接电阻的后端，分別与一个旁接电阻耦合；当需要 将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前 端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁 接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个 旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试 数据输出信号线的后端串接电阻断开。本发明还提供一种用于实现链式测试的装置，该装置包括JTAG插座、 驱动器和JTAG链，其中所述JTAG插座，用于提供外部JTAG测试仪与所述JTAG链的接口 ；所述驱动器，用于将所述JTAG插座连接进来的外部测试信号驱动增强 后连接到所迷JTAG链，将所述JTAG链的测试数据输出信号驱动增强后通 过所述JTAG插座连纟妻到所述外部HAG测试4义；所述JTAG链，包括至少一个JTAG器件，其中每一个JTAG器件的测试 数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻 耦合；所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器 件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需 要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的 前端串接电阻和测试数据输出信号线的后端串接电阻接入，该HAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两 个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测 试数据输出信号线的后端串接电阻断开。采用本发明提供的用于实现链式测试的方法和装置，通过控制JTAG 器件的串接电阻或者旁接电阻的接入/断开，既实现了把单板上多片JTAG 器件连接在一个单一的JTAG测试链中，也能将其中某一个JTAG器件选择 出来进行测试或调试工作。既简化了单板的JTAG测试，又可以对JTAG器 件灵活配置，满足不同的调试和测试需求。
图1示出本发明用于实现链式测试的方法的流程示意图； 图2示出本发明用于实现链式测试的装置的结构示意图； 图3示出本发明用于实现链式测试的装置应用的结构示意图； 图4示出本发明用于实现链式测试的装置应用中将所有JTAG器件成链 测试示意图；图5示出本发明用于实现链式测试的装置应用中单独选择出某个JTAG 器件成链测试示意图；图6示出本发明用于实现链式测试的装置应用中隔离某个JTAG器件成 链测试示意图。
具体实施方式
下面结合附图对本发明的具体实施方式
做详细阐述。本发明从硬件设 计上提出了 一种JTAG成链的方法和装置及连接电路，既实现了把单板上多 片JTAG器件连接在一个单一的JTAG测试链中，也能将其中某一个JTAG 器件选择出来进行测试或调试工作。在本发明实施例中的JTAG器件包括但 不限于单板中所包含的支持HAG测试标准的器件，例如可编程逻辑器件、 CPU和/或业务处理集成电路(IC)芯片等。其中，用于实现JTAG成链的 连接电路包括至少一个JTAG器件，其中每一个JTAG器件的测试数据输 入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；JTAG器件的测试教:据输入信号串接电阻的前端、JTAG器件的测试数据输出 信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将JTAG器件接入 JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测 试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当 无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入， 该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号 线的后端串接电阻断开。图1示出本发明用于实现链式测试的方法的流程示意图。请参阅图1, 一种用于实现链式测试的方法，101、组成JTAG旁连，具体的每一个支持联合测试行动小组标准JTAG器件的测试数据输入信号线 的前端和测试数据输出信号线的后端分别与 一个串接电阻耦合；JTAG器件的测试数据输入信号串接电阻的前端、JTAG器件的测试数据 输出信号串接电阻的后端，分别与一个旁接电阻耦合；其中，串接电阻和 旁接电阻为阻值为零欧姆的电阻，其作用一是可以将某个JTAG器件单独选 择出来进行测试或调试，二是可以将某个器件隔离，将单板中其他JTAG 器件连接成链；三是选择出或隔离某个JTAG器件时，单板PCB上的JTAG 串行测试信号不会出现较长的分叉，保证了 JTAG测试信号的完整性。当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入 信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该 JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG 器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接 电阻和测试数据输出信号线的后端串接电阻断开；其中，串接电阻或者旁接电阻接入的方法包括但不限于将串接电阻 或者旁接电阻焊接上；或者，在串接电阻、旁接电阻与JTAG器件之间耦合 开关，将开关闭合则可以将串接电阻或者旁接电阻接入。串接电子或者旁接电阻断开的方法包括但不限于将串接电阻或者旁 接电阻不焊；或者，在串接电阻、旁接电阻与JTAG器件之间耦合开关，将 开关断开则可以将串接电阻或者旁接电阻断开。该方法包括102、 将测试凄t据输入信号提供给JTAG链的第一片JTAG器件。103、 根据JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相 应的多路测试时钟信号，并分别提供给接入的JTAG器件。104、 根据JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动 为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件。105、 将JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输 出信号输出。为了实现将上拉下拉要求不同的JTAG器件连接在同 一个JTAG链中， 步骤103可以包:fe:根据JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测试时 钟信号进行上拉或者下拉的调整；根据JTAG链中接入的JTAG器件数量，将调整后的测试时钟信号驱动 为相应的多路测试时钟信号，并分别提供给接入的JTAG器件。步骤104可以包括根据JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测试模式选择信号进行上拉或者下拉的调整；根据JTAG链中接入的JTAG器件数量，将调整后的测试模式选择信号 驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件。采用本实施例的技术方案，通过控制JTAG器件的串接电阻或者旁接电 阻的接入/断开，既实现了把单板上多片JTAG器件连接在一个单一的JTAG 测试链中，也能将其中某一个JTAG器件选择出来进行测试或调试工作。既 简化了单板的JTAG测试，又可以对JTAG器件灵活配置，满足不同的调试 和测试需求。图2示出本发明用于实现链式测试的装置的结构示意图，请参阅图2，该装置包括JTAG插座、驱动器和JTAG链，其中JTAG插座201，用于提供外部JTAG测试仪与JTAG链的接口； 驱动器202,用于将JTAG插座连接进来的外部测试信号驱动增强后连接到JTAG链，将JTAG链的测试数据输出信号驱动增强后通过JTAG插座连接到外部JTAG测试仪；JTAG链203,包括至少一个JTAG器件，其中每一个JTAG器件的测试 数据输入信号线的前端和测试数据输出信号线的后端分别与 一个串接电阻 耦合；JTAG器件的测试数据输入信号串接电阻的前端、JTAG器件的测试数 据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将HAG 器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接 电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻 断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电 阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输 出信号线的后端串接电阻断开；。其中，串接电阻和旁接电阻为阻值为零欧姆的电阻。将本发明提供的用于实现链式测试的方法和装置进行具体应用，该装 置包括一 JTAG插座、 一驱动器和通过一定成链方法串接成链的JTAG链。其中，JTAG插座与单板上驱动芯片相连，是外部JTAG测试仪与单板 内JTAG链的接口 ，外部JTAG测试仪连接到JTAG插座上对单板上的JTAG 器件进行测试；JTAG仿真器连接到JTAG插座上对单板上的某个器件进行 调试。驱动器为单板中一驱动芯片，将JTAG插座连接进来的外部测试信号驱 动增强后连接到JTAG链，也将JTAG链的测试数据输出信号驱动增强后连 接到外部测试仪。JTAG链为单板中所包含的支持JTAG测试标准的器件，如单板中包含 的可编程逻辑器件、CPU、业务处理IC芯片等等，通过其外围电路按照一 定的成链方法连接成一个JTAG链。该JTAG链中的每一个JTAG器件测试数据输入信号TDI的前端、测试 数据输出信号TDO的后端^#一个串接电阻。该JTAG链中的每一个JTAG器件的测试数据输入信号TDI串接电阻前、 和测试数据输出信号TDO串接电阻后，^4矣一个旁接电阻。所述两个旁接 电阻串接。JTAG链的成链方法包括以下三个方面的内容。一是将单板中所有JTAG器件都连接到一个JTAG链中的成链方法，即 将前一个JTAG器件测试数据输出信号TD0的串接电阻与下一个JTAG器件 测试数据输入信号TDI的串接电阻连接，而每一个JTAG器件的旁接电阻都 不焊接。二是将单板中某个JTAG器件单独选择出来进行测试的成链方法，即将 该JTAG器件的两个串接电阻都焊接上，而该器件的旁接电阻不焊；其他各 JTAG器件则只焊接旁接电阻，串接电阻不焊接。三是将单板中某个JTAG器件隔离的成链方法，即将该JTAG器件的串 接电阻不焊接，将该器件的旁接电阻焊接上；其他各JTAG器件则只焊接串 接电阻，旁接电阻不焊接。JTAG插座、驱动器和JTAG链的连^^妄方法归结如下一是所述JTAG插座的测试数据输入信号TDI连接到驱动器输入侧，驱 动器将输入的测试数据输入信号TDI驱动为一路测试数据输入信号TDI， 连接到JTAG链中第一片JTAG器件测试数据输入信号TDI前端的电阻上；二是JTAG插座的JTAG测试时钟信号TCK连接到驱动器的输入侧，驱 动器将输入的测试时钟信号TCK驱动为一路测试时钟信号TCK或多路测试 时钟信号TCK，连接到各JTAG器件的TCK引脚上；三是JTAG插座的JTAG测试模式选择信号TMS连接到驱动器的输入侧， 驱动器将输入的测试模式选"^信号TMS驱动为一i 各测试才莫式选择信号TMS 或多路测试模式选择信号TMS ，连接到各JTAG器件的TMS引脚上；四是JTAG链中最后一片JTAG器件的测试输出信号TDO串接电阻后连 接到驱动器的输入端，驱动器将测试数据输出信号驱动为 一路测试输出信 号，连接到JTAG插座上。上述连接关系中驱动器将输入的一路测试时钟信号TCK、测试模式选 择信号TMS驱动为一路或多路输出的测试时钟信号TCK、测试模式选择信 号TMS,具体驱动为多少路测试时钟信号TCK、测试模式选择信号TMS,要 视JTAG链中串联的JTAG器件而定，每一路测试时钟信号TCK、测试模式 选择信号TMS应满足驱动JTAG器件的要求。通过该成链方法将单板中JTAG器件包含在一个单一的JTAG链中。所述驱动器的作用一是增加JTAG测试信号的驱动能力，二是只要在驱动器的 输入侧对JTAG测试信号进行上拉或下拉，而在驱动器的输出侧不再需要进 行上拉或下拉，实现将上拉下拉要求不同的JTAG器件连接在同一个JTAG 链中。所述串接电阻和旁路电阻都是阻值为0欧姆的电阻，其作用一是可 以将某个JTAG器件单独选择出来进行测试或调试，二是可以将某个器件隔 离，将单板中其他JTAG器件连接成链；三是选^l奪出或隔离某个JTAG器件 时，单板PCB上的JTAG串行测试信号不会出现较长的分叉，保证了 JTAG测试信号的完整性。采用以上的装置和成链方法，既简化了单板的JTAG测试，又可以对 JTAG装置进行灵活配置，满足不同的调试和测试需求。具体的，图3示出本发明用于实现链式测试的装置应用的结构示意图。 图4示出本发明用于实现链式测试的装置应用中将所有JTAG器件成链测试 示意图。图5示出本发明用于实现链式测试的装置应用中单独选择出某个 JTAG器件成链测试示意图。图6示出本发明用于实现链式测试的装置应用 中隔离某个JTAG器件成链测试示意图。图3中，用于实现链式测试的装置(下称JTAG测试装置)包括一 JTAG 插座、 一驱动器和一JTAG链。图3中，JTAG链是JTAG器件及其外围的串 接电阻、旁接电阻按照 一定的成链方法连接而成的。图3中，JTAG器件1的测试数据输入信号TDI的前端串接电阻Rll， 测试数据输出信号TDO的后端串接电阻R12，串接电阻Rll前端连接旁接 电阻R13，串接电阻R12后端连接旁接电阻R14;以同样的方式，JTAG器 件2外围连接串接电阻R21、 R22和旁接电阻R23、 R24, JTAG器件3外围连接串接电阻R31、 R32和旁接电阻R33、 R34...... JTAG器件N外围连接串接电阻Rnl、 Rn2和旁接电阻Rn3、 Rn4。图3所示JTAG测试装置中JTAG链根据实际应用情况，会有不同的成 链方法。JTAG链的成链方法可以归结如下。一是应用中要对单板中的所有JTAG器件进行测试，即要将单板中的所 有JTAG器件都连接到JTAG链中。如图3所示JTAG测试装置中只将串接电 阻Rll、 R12、 R21、 R22、 R31、 R32...... Rnl、 Rn2焊接，旁接电阻R13、R14、 R23、 R24、 R33、 R34...... Rn3、 Rn4不焊才妄，如图4所示。二是应用中将JTAG测试装置中某个JTAG器件单独选择出来进行测试 和调试。以要对图3所示JTAG测试装置中JTAG器件2进^f亍单独测试为例， 图3所示JTAG测试装置中JTAG器件2串接电阻R21、 R22焊接，旁接电阻 R23、 R24不焊接，其他JTAG器件只焊接旁接电阻，即旁接电阻R13、 R14、R33、 R34......Rn3、 Rn4焊接,串接电阻Rll、 R12、 R31、 R32......Rnl、Rn2不焊接，如图5所示。三是应用中JTAG测试装置将某个JTAG器件隔离，将其余的JTAG器 件形成一个独立的JTAG链。以要对图3所示JTAG测试装置中JTAG器件2 隔离为例，图3所示JTAG测试装置中JTAG器件2旁接电阻R23、R24焊接， 串接电阻R21、 R22不焊接，其他JTAG器件只焊接串接电阻，即串接电阻Rll、 R12、 R31、 R32...... Rnl、 Rn2焊接，旁对姿电阻R13、 R14、 R33、R34...... Rn3、 Rn4不焊接，如图6所示。图3所示JTAG测试装置中各部件的连接方法归结如下。 一是JTAG插座上的JTAG测试输入信号TDI连接到驱动器的输入側， 驱动器驱动测试输入信号TDI后输出dTDI信号，dTDI信号与JTAG链中第 一片JTAG器件的测试输入信号TDI前的串接电阻连接；二是JTAG插座上的JTAG测试时钟信号TCK连接到驱动器的输入侧， 驱动器驱动测试时钟信号TCK后输出 一路或多赂dTCK信号，本例为两路 dTCK信号dTCKl、 dTCK2。驱动器输出的dTCK信号连接到单板中各JTAG 器件TCK引脚。三是JTAG插座上的JTAG测试模式选择信号TMS连接到驱动器的输入 侧，驱动器驱动测试才莫式选择信号TMS后输出一路或多赂dTMS信号，本例 为两路dTMS信号dTMSl、 dTMS2。驱动器输出的dTMS信号连接到单板中 各JTAG器件TMS引脚。四是JTAG链中最后一片JTAG器件的测试输出信号TDO串接电阻后连 接到驱动器的输入端dTDO, dTDO经驱动器驱动后输出JTAG链的测试输出 信号TDO,连接到JTAG插座的测试输出信号TDO。以上所述仅是本发明的具体实施方式
，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进 和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1、一种用于实现链式测试的方法，其特征在于，每一个支持联合测试行动小组标准JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开；该方法包括将测试数据输入信号提供给所述JTAG链的第一片JTAG器件；根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件；根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件；将所述JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输出信号输出。
2、 根据权利要求1所述的方法，其特征在于，所述串接电阻或者旁接 电阻接入的方法为将所述串接电阻或者旁接电阻焊接上；所述串接电子 或者旁接电阻断开的方法为将所述串接电阻或者旁接电阻不焊。
3、 根据权利要求1或2所述的方法，其特征在于，所述串接电阻和旁 接电阻为阻值为零欧姆的电阻。
4、 根据权利要求1所述的方法，其特征在于，所述根据所述JTAG链 中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信 号，并分别提供给接入的JTAG器件包括根据所述JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测 试时钟信号进行上拉或者下拉的调整；根据所述JTAG链中接入的JTAG器件数量，将调整后的测试时钟信号 驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件。
5、 根据权利要求1所述的方法，其特征在于，所述根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选捧信号，并分别提供给接入的JTAG器件包括根据所述JTAG链中接入的JTAG器件中对于上拉和下拉的需求，将测试模式选择信号进行上拉或者下拉的调整；根据所述JTAG链中接入的JTAG器件数量，将调整后的测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件。
6、 根据权利要求1所述的方法，其特征在于，所述JTAG器件包括可编程逻辑器件、CPU和/或业务处理集成电路芯片
7、 一种用于实现JTAG成链的连接电路，其特征在于，该电路包括至少一个JTAG器件，其中每一个JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与一个串接电阻耦合；所述JTAG器件的测试数据输入信号串接电阻的前端、所述JTAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测试数据输出信号线的后端串接电阻断开。
8、 根据权利要求7所述的电路，其特征在于，所述串接电阻和旁接电阻为阻值为零欧姆的电阻。
9、 一种用于实现链式测试的装置，其特征在于，该装置包括JTAG插座、驱动器和JTAG链，其中所述JTAG插座，用于4是供外部JTAG测试4义与所述JTAG链的接口 ；所述驱动器，用于将所述JTAG插座连接进来的外部测试信号驱动增强后连接到所述JTAG链，将所述JTAG链的测试数据输出信号驱动增强后通过所述JTAG插座连接到所述外部JTAG测试仪；所述JTAG链，包括至少一个JTAG器件，其中每一个JTAG器件的测试数据输入信号线的前端和测试数据输出信号线的后端分别与 一个串接电阻耦合；所述JTAG器件的测试数据输入信号串"f妄电阻的前端、所述HAG器件的测试数据输出信号串接电阻的后端，分别与一个旁接电阻耦合；当需 要将JTAG器件接入JTAG链时，则将该JTAG器件的测试数据输入信号线的 前端串接电阻和测试数据输出信号线的后端串接电阻接入，该JTAG器件的 旁接电阻断开；当无需将JTAG器件接入JTAG链时，则将该JTAG器件的两 个旁接电阻接入，该JTAG器件的测试数据输入信号线的前端串接电阻和测 试数据输出信号线的后端串接电阻断开。
10、根据权利要求9所述的装置，其特征在于，所述串接电阻和旁接 电阻为阻值为零欧姆的电阻。
全文摘要
本发明公开用于实现链式测试的方法和装置及连接电路，其中，该方法包括将测试数据输入信号提供给所述JTAG链的第一片JTAG器件；根据所述JTAG链中接入的JTAG器件数量，将测试时钟信号驱动为相应的多路测试时钟信号，并分别提供给接入的JTAG器件；根据所述JTAG链中接入的JTAG器件数量，将测试模式选择信号驱动为相应的多路测试模式选择信号，并分别提供给接入的JTAG器件；将所述JTAG链中最后一片JTAG器件的测试数据输出信号作为测试输出信号输出。既实现了把单板上多片JTAG器件连接在一个单一的JTAG测试链中，也能将其中某一个JTAG器件选择出来进行测试或调试工作。
文档编号G01R31/3185GK101592708SQ200910108098
公开日2009年12月2日 申请日期2009年6月18日 优先权日2009年6月18日
发明者何秀红 申请人:中兴通讯股份有限公司