专利名称：一种开发调试装置的制作方法
技术领域：
本实用新型涉及电路设计领域，特别涉及一种开发调试装置。
背景技术：
现在很多场合都采用FPGA系统作为其数据处理的核心器件，并且其数据处理量相当巨大，导致FPGA系统需要交互处理大量数据，使得整个FPGA系统开发流程中的实时验证和调试成为当前FPGA系统的关键部分。由于数据量大，数据处理过程复杂，同时，数据处理前FPGA需要对大量数据进行缓存，数据处理时需要和缓存进行交互，且计算的中间过程和计算结果也需要缓存。同时数据单元需要具有高的可靠性和实时性，这就要求FPGA系统在交互处理数据时的各个阶段保证数据正确性。然而，获得FPGA内部信号有限，使得设计调试和检验变成了设计周期中最困难的流程。因此，非常有必要研制一套开发调试装置，适用于FPGA系统的开发调试，以提高大数据处理应用场合FPGA的开发调试效率。目前，针对FPGA的开发调试方法主要有以下两种方法:第一种是利用逻辑分析仪，逻辑分析仪是FPGA调试阶段不可缺少的工具，但逻辑分析仪有两个弊端:首先价格昂贵；其次需要使用大量探头，不仅不合实际，且存在误触而导致短路隐患和操作麻烦。第二种是通过FPGA开发软件自带的在线逻辑分析仪(ChipScope Pro), ChipScope Pro将逻辑分析器、总线分析仪器和虚拟I/O小型软件核直接插入到用户设计中，可以直接查看任何内部信号或节点，包括嵌入式硬或软处理器。这种办法仅适于简单FPGA开发，可以方便的监测任何内部信号，但对于复杂FPGA开发系统，FPGA内部需要处理大量数据，ChipScopePro不能方便地查看数据处理全过程。现阶段，国内对于FPGA开发的调试设备研究几乎为零，没有针对大数据交互处理应用场合的FPGA的开发调试仪器。国内有些关于FPGA软件评测的方法，但这些方法只是对已开发好的软件进行分析和评`测，不能辅助FPGA的开发调试。综上，迫切需要一种适用于空间CXD图像数据处理中FPGA的开发调试解决方案，提高基于空间CCD图像数据处理的大数据处理应用场合FPGA的开发调试效率，以进一步提高空间CXD图像数据处理的准确性。
实用新型内容为了解决现有FPGA系统开发调试的技术缺陷，本实用新型提供了一种开发调试装置。以实现对FPGA系统内部的数据、信号以及节点进行查看，也能作为FPGA软件产品的评测装置。本实用新型提供的一种开发调试装置，适用于FPGA系统的开发调试，其中，所述开发调试装置包括:DSP处理器、SRAM数据存储器、CPLD、异步串行接口、电平转换单元、JTAG接口、待测试信号接口 ；[0010]所述DSP处理器分别与SRAM数据存储器、CPLD、电平转换单元、JTAG接口和待测试信号接口电连接；所述电平转换单元与异步串行接口电连接；所述FPGA系统包括待测试信号插座，所述插座的各引脚分别与FPGA系统内部IO接口相连；所述待测试信号插座与所述待测试信号接口相匹配。所述适用于FPGA系统的开发调试装置还包括:USB协议控制器、USB接口和EEPROM固件存储器；所述USB协议控制器分别与CPLD、EEPROM固件存储器和USB接口电连接。所述适用于FPGA系统的开发调试装置还包括:示波器接口，与所述待测试信号接口电连接。所述待测试信号插座为通用标准引脚间距1.27毫米的双列弯孔型40芯插座。所述FPGA系统为空间CXD图像数据处理FPGA系统，包括:ADV212压缩阵列、EEPROM阵列、FPGA处理器、SDRAM阵列、压缩系统单元以及CXD成像单元；所述FPGA处理器分别与ADV212压缩阵列、EEPROM阵列、SDRAM阵列、压缩系统单元以及(XD成像单元相连。所述适用于FPGA系统的开发调试装置通过待测试信号接口获取空间CXD图像数据处理FPGA系统EEPROM阵列的SCL和SDA信号，并经示波器接口将所述SCL和SDA信号送至示波器显示。·所述适用于FPGA系统的开发调试装置通过待测试信号接口获取空间CXD图像数据处理FPGA系统SDRAM阵列B 口读写信号、数据信号及时钟信号，存储在适用于FPGA系统的开发调试装置的SRAM数据存储器中；适用于FPGA系统的开发调试装置的DSP处理器通过查询SRAM数据存储器中的数据对空间CXD图像数据处理FPGA系统SDRAM阵列A 口写入的数据进行监控。所述JTAG接口采用标准引脚间距为2.54毫米的14芯的双列直针插座。所述示波器接口采用标准引脚间距为2.54毫米的40芯的双列直针插座。本实用新型提供的一种开发调试装置，适用于FPGA系统的开发调试，将待查看的FPGA系统内部某个或某块数据内容从待测试信号接口输入到DSP处理器中，DSP处理器将输入数据块缓存到SRAM中，或者将输入数据赋给DSP中定义的变量，利用DSP的调试软件(如CCS3.0等)可以容易的查看DSP某段数据或某变量的变化过程，进而可以实时的监控FPGA内部数据处理工作过程。进一步的，当需要分析FPGA内部数据处理的中间过程或者处理结果数据时，也可以将待查看数据通过DSP使用USB传输到PC机上进行分析，可以清楚地分析FPGA数据处理各阶段的工作状况。再进一步的，当需要查看FPGA内部信号波形关系时，通过示波器接口使用示波器实时地查看。可见，本实用新型中的装置，适用于FPGA系统的开发调试，在不需要编写大量测试向量、测试软件以及设计复杂的测试电路情况下，利用DSP开发特点，来方便、快速地查看FPGA系统内部数据处理状态。本装置通过示波器可以实时的观察FPGA系统内部任何信号或节点的工作状态，还可以实时地查看FPGA系统内部数据块或变量的变化情况，进而分析FPGA系统数据处理各阶段状况，最终判断开发的程序正确性和修改方向，从而提高了FPGA系统调试效率，同时缩短了 FPGA系统开发时间，提高了数据处理单元的准确性。本装置使用通用的待测信号接口实现与不同类型的FPGA系统的无缝连接，具有通用性；可以广泛地应用于FPGA系统空间CXD图像数据处理以及其他FPGA数据处理场合的便携式FPGA调试设备；可以作为FPGA系统的一个数据传输、处理和分析装置直接使用。
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本实用新型实施例提供的一种开发调试装置结构框图；图2为本实用新型实施例提供的一种开发调试装置的实例示意图；图3为本实用新型实施例中FPGA系统开发调试装置查看FPGA内部双口 RAM中内容流程图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。参见图1，本实用新型实施例提供一种开发调试装置，适用于FPGA系统的开发调试。其中，所述开发调试装置10包括:DSP处理器(I)、SRAM数据存储器(2)、CPLD (3)、异步串行接口(7)、电平转换单元
(8)、JTAG接口(9)、待测试信号接口(12)。DSP处理器分别与SRAM数据存储器、CPLD、电平转换单元、JTAG接口和待测试信号接口电连接。电平转换单元与异步串行接口电连接。上述FPGA系统20包括待测试信号插座15，所述插座的各引脚分别与FPGA系统内部IO接口相连；待测试信号插座与待测试信号接口相匹配。FPGA系统在开发时只需焊接一个通用标准引脚间距1.27mm的双列弯孔型40芯插座，插座的各引脚直接与FPGA的IO 口相连，这样仅需占用少量FPGA板面和IO就可以完成测试，避免了 FPGA中的大量测试孔。将本实用新型适用于FPGA系统的开发调试装置的待测试信号接口直接对插到FPGA系统的待测试信号插座上，不需要专门的线缆。本实用新型实施例中，DSP处理器(I)采用TI公司生产的TMS320F28335DSP，SRAM数据存储器(2)采用型号为 CY7C1021DV33 的 64KX 16StaticRAM，CPLD (3)采用 Xilinx 公司生产的XC9572XL-TQ100的CPLD器件，EEPROM固件存储器(4)采用型号为AT24C32A的EEPR0M，USB2.0协议控制器(5)采用型号为CY7C68001的高性能USB的接口器件，USB接口
(6)采用标准A型USB连接器，异步串行接口(7)采用标准DB-9连接器，电平转换单元(8)采用型号为MAX3232的芯片，JTAG接口(9)采用标准引脚间距为2.54mm的14芯的双列直针插座，待测试信号接口(12)采用通用标准引脚间距1.27mm高密度双列弯针的40芯插座，示波器接口(11)采用标准引脚间距为2.54mm的40芯的双列直针插座。可见，本实用新型提供的开发调试装置，适用于FPGA系统的开发调试，将待查看的FPGA系统内部某个或某块数据内容从待测试信号接口输入到DSP处理器中，DSP处理器将输入数据块缓存到SRAM中，或者将输入数据赋给DSP中定义的变量，利用DSP的调试软件(如CCS3.0等)可以容易的查看DSP某段数据或某变量的变化过程，进而可以实时的监控FPGA内部数据处理工作过程。进一步的，上述适用于FPGA系统的开发调试装置10还包括:USB协议控制器(5)、USB接口(6)和EEPROM固件存储器(4);所述USB协议控制器分别与CPLD、EEPROM固件存储器和USB接口电连接。这里，优选的，USB协议控制器具体为USB2.0协议控制器。当需要分析FPGA内部数据处理的中间过程或者处理结果数据时，也可以将待查看数据通过DSP处理器将EEPROM固件存储器中的数据通过USB协议控制器及USB接口传输到PC机上进行分析，可以清楚地分析FPGA系统内数据处理各阶段的工作状况。再进一步的，适用于FPGA系统的开发调试装置10还包括:示波器接口(11)，与待测试信号接口(12)电连接。当需要查看FPGA内部信号波形关 系时，通过示波器接口使用示波器实时地查看。为了便于说明，本实用新型实施例中，FPGA系统具体以空间CXD图像数据处理FPGA系统为例进行具体说明。CCD(Charge Coupled Device，电荷耦合器件)。CCD是一种半导体装置，能够把光学影像转化为数字信号。C⑶上植入的微小光敏物质称作像素(Pixel)。一块CXD上包含的像素数越多，其提供的画面分辨率也就越高。CCD的作用就像胶片一样，但它是把图像像素转换成数字信号。CCD在摄像机、数码相机和扫描仪中应用广泛。目前，空间相机的CXD成像单元与图像处理单元的核心器件为FPGA，随着空间相机在视场和分辨率指标要求上的不断提高，所采用的CCD拼接片数和读出速率也不断增多和提高，使数字化后的CCD图像数据量急剧增加，从而导致空间相机的图像数据处理单元的FPGA需要交互处理大量数据，使得整个FPGA开发流程中的实时验证和调试成为当前FPGA系统的关键部分。由于图像数据量大，数据处理过程复杂，同时，图像数据处理前FPGA需要将需要图像数据进行缓存，图像数据处理时需要和缓存进行交互，且计算的中间过程和计算结果也需要缓存。而且空间相机要求图像处理单元具有高的可靠性和实时性，这就要求FPGA在交互处理数据时的各个阶段保证数据正确性。然而，获得FPGA内部信号有限，使得设计调试和检验变成了设计周期中最困难的流程。因此，本实用新型实施例中，采用适用于FPGA系统的开发调试系统对空间CCD图像数据处理中FPGA进行开发调试，以提高大数据处理应用场合FPGA的开发调试效率。参见图2，空间CXD图像数据处理FPGA系统包括:[0051]ADV212 压缩阵列(16)、EEPR0M 阵列(17)、FPGA 处理器(18)、SDRAM 阵列(19)、压缩系统单元(22)以及CCD成像单元(21);其中，FPGA处理器分别与ADV212压缩阵列、EEPROM阵列、SDRAM阵列、压缩系统单元以及CXD成像单元相连。图2中，标号14用于标识PC机,标号13用于标识不波器。通常，空间CXD图像数据处理FPGA系统具体为压缩系统，包括ADV212压缩阵列、EEPROM阵列、FPGA处理器、SDRAM阵列及压缩系统其它单元，以及与该压缩系统相连接的CXD成像单元。其中，适用于FPGA系统的开发调试装置通过待测试信号接口获取空间CXD图像数据处理FPGA系统EEPROM阵列的SCL和SDA信号，并经示波器接口将所述SCL和SDA信号送至示波器显示。适用于FPGA系统的开发调试装置通过待测试信号接口获取空间CXD图像数据处理FPGA系统SDRAM阵列B 口读写信号、数据信号及时钟信号，存储在适用于FPGA系统的开发调试装置的SRAM数据存储器中；适用于FPGA系统的开发调试装置的DSP处理器通过查询SRAM数据存储器中的数据对空间CXD图像数据处理FPGA系统SDRAM阵列A 口写入的数据进行监控。具体说明如下:压缩系统的基本工作原理是C⑶成像单元(21)的通道数据(每通道行频为
1.2KHz，(XD有效像元数为4096)输入压缩系统中，FPGA为压缩系统的主处理器。压缩系统先将图像缓存到乒乓操作的SDRAM中整合处理为一帧图像，然后将每帧图像输入到压缩阵列ADV212中，在压缩阵列ADV212中对图像数据进行压缩。在整个图像压缩过程需要FPGA交互处理大量数据，从下 面几个方面FPGA对数据处理的操作中说明本实用新型系统(DADV212正常工作前需要导入32K的固件数据，而固件数据被烧录在EEPROM存储器(17)中，这就要求压缩系统的FPGA系统每次工作前需将EEPROM中的固件数据读出，然后写入到ADV212中。ADV212写入数据位宽为32bit，而固件数据是以字节为单位，且EEPROM读取数据是以I2C协议的串行读写。因此，FPGA系统需要以I2C串行读取数据拼接成Sbit数据缓存，然后将8比特组合为32比特数据，然后写入ADV212中。固件数据每字节都不能出错否则ADV212都不能正常工作。首先需要查看FPGA系统开发的I2C协议读取EEPROM控制器的SCL和SDA信号波形，将FPGA系统内部的SCL和SDA信号直接赋给与待测试信号接口连接的FPGA系统的10，SCL和SDA通过待测试信号接口输入到适用于FPGA系统的开发调试系统的示波器接口中，传输到示波器上进行观察两者之间的关系，判断是否符合I2C协议格式和电平触发关系，进而判断控制器正确与否。其次，需要查看读取的串行固件数据拼接成8bit数据是否正确。拼接成的8比特数据存入FPGA系统内部双口 BLOCK RAM中，为了查看拼接数据是否正确，将FPGA系统内部的缓存固件的双口 RAM中的B 口的读写、数据以及时钟信号与待测试信号接口连接，这样适用于FPGA系统的开发调试系统中的DSP就可以直接实时地查看FPGA系统内部双口 RAM中的数据。当FPGA系统通过双口 RAM的A 口写入固件数据，DSP就可以实时地看到RAM中的内容。FPGA系统开发调试装置查看FPGA内部双口 RAM中内容流程如图3所示。首先下载DSP调试FPGA开发程序，启动PC机上调试装置控制软件。调试控制软件采用VC++6.0自主开发，通讯协议为RS-232异步串行通讯，约定的通讯参数为:串行通讯波特率为125Kbps,低位在前,高位在后,数据格式为I位起始位，8位数据位，I位奇校验位，I位停止位。调试控制软件向DSP发送调试指令，指令的帧格式是:7E7H1 (巾贞头)+控制码+校验码，指令数据均以十六进制表示。DSP根据调试指令选通待访问外部数据存储器区。由于FPGA内部的RAM通过待测试信号接口与DSP数据线相连接，此时缓存固件数据的RAM相当于DSP外部数据存储区。当FPGA读取EEPROM固件数据，拼接为8bit并从RAM的A 口写入，DSP的CCS软件就可以实时地看到RAM内部数据变化情况。对于将8比特拼接为32比特数据存入RAM中采用适用于FPGA系统的开发调试系统的调试方法相同。当FPGA系统将32K固件数据全部转换为32比特存入内部RAM时，需要判断缓存的32K固件数据是否与烧录到适用于FPGA系统的开发调试系统的EEPROM中的一样，这是将32K固件数据通过适用于FPGA系统的开发调试系统的USB传输到计算机中与固件数据文件比较。(2)(XD成像单元输出18通道图像数据，每通道图像格式是以行位单位，行有效像素为4096，压缩系统采用6片ADV212处理18通道数据，每片ADV212负责处理3通道CXD数据。ADV212输入图像是以帧为单位的，每帧大小为4096X 128，这就要求先将3通道图像数据分别缓存128行然后输入ADV212。由于C⑶采样位数10比特，3通道的图像数据量已超过了 FPGA系统内部RAM大小，需要将图像数据缓存到SDRAM，而SDRAM工作特点是:存取是行激活后才能读取，且每行最大存储512个像素，存满一行后需要发送充电命令将行关闭，然后打开下一行进行存储。由于SDRAM这种特点就要求FPGA系统将每通道4096像素分为8块依次存储。SDRAM受刷新操作限制操作较复杂，在分块存和读取过程可能出现像素丢失，这就需要查看分块写入SDRAM中数据是否丢失像素。图像数据在输入SDRAM时，每通道数据需要2片RAM乒乓操作将每行图像数据缓存内部RAM中，然后将RAM中数据分块写入SDRAM,将FPGA待测试信号与RAM的B 口连接，适用于FPGA系统的开发调试系统可以查看存入SDRAM前的图像数据。操作步骤为:I)将DSP调试程序下载到DSP中。2)启动调试控制软件，向DSP发送调试指令。3)DSP根据调试指令选通需要访问的数据区。4)FPGA处理器开始写入SDRAM操作时，DSP同时将FPGA系统内部RAM中的像素读出通过USB传输到PC机上。当FPGA处理器将一行CXD图像数据存入SDRAM中，此时FPGA处理器读出SDRAM中写入的一行数据缓存到RAM 中，适用于FPGA系统的开发调试系统的DSP从RAM中读出数据，并通过USB传输到PC机上，进行分析数据关系。(3)当需要查看ADV212压缩图像后产生压缩码流，并分析码流格式和将压缩码流进行软件解码以确定ADV212压缩性能时，需要查看50帧压缩码流，50帧压缩码流总数据量超过了 FPGA系统内部RAM，因此，需要将ADV212每帧的码流准确无误的导出到PC机上进行格式分析和解码分析。利用本装置可以高效率低实现，操作过程为:先将ADV212码流先缓存到乒乓操作的FPGA系统内部的RAM，DSP直接实时读取RAM中数据，通过USB传输到PC机上。这样不会影响压缩阵列ADV212工作，同时可以实时地将ADV212输出的所有压缩码流输出到PC机上进行分析。(4)当需要查看FPGA系统内部某一寄存处变化时，如压缩系统中的FPGA系统设置ADV212的寄存器或编码参数时，FPGA系统需要向ADV212中写入时，需要查看写入到ADV212中的寄存器或编码参数设置值是否正确，此时FPGA系统只需将向ADV212发送寄存器值或编码参数同时发送待测试信号接口，此时DSP相当于连接一个大小为32X1外部数据存储器，通过DSP的调试软件CCS可以查看该位宽为32深度为I的存储器变化情况，就可以方便地查看FPGA系统内部变量状态。本实用新型提供的适用于FPGA系统的开发调试系统，包括:适用于FPGA系统的开发调试装置和FPGA系统；将待查看的FPGA系统内部某个或某块数据内容从待测试信号接口输入到DSP处理器中，DSP处理器将输入数据块缓存到SRAM中，或者将输入数据赋给DSP中定义的变量，利用DSP的调试软件(如CCS3.0等)可以容易的查看DSP某段数据或某变量的变化过程，进而可以实时的监控FPGA内部数据处理工作过程。进一步的，当需要分析FPGA内部数据处理的中间过程或者处理结果数据时，也可以将待查看数据通过DSP使用USB传输到PC机上进行分析，可以清楚地分析FPGA数据处理各阶段的工作状况。再进一步的，当需要查看FPGA内部信号波形关系时，通过示波器接口使用示波器实时地查看。可见，本实用新型中的适用于FPGA系统的开发调试装置，在不需要编写大量测试向量、测试软件以及设计复杂的测试电路情况下，利用DSP开发特点，来方便、快速地查看FPGA系统内部数据处理状态。本装置通过示波器可以实时的观察FPGA系统内部任何信号或节点的工作状态，还可以实时地查看FPGA系统内部数据块或变量的变化情况，进而分析FPGA系统数据处理各阶段状况，最终判断开发的程序正确性和修改方向，从而提高了 FPGA系统调试效率，同时缩短了 FPGA系统开发时间，提高了数据处理单元的准确性。本装置使用通用的待测信号接口实现与不同类型的FPG A系统的无逢连接，具有通用性；可以广泛地应用于FPGA系统空间CXD图像数据处理以及其他FPGA数据处理场合的便携式FPGA调试设备；可以作为FPGA系统的一个数据传输、处理和分析装置直接使用。需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的装置或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种装置或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的装置或者设备中还存在另外的相同要素。以上所述仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本实用新型的保护范围内。
权利要求1.一种开发调试装置，其特征在于，适用于FPGA系统的开发调试；其中，所述开发调试装置包括: DSP处理器、SRAM数据存储器、CPLD、异步串行接口、电平转换单元、JTAG接口、待测试信号接口 ； 所述DSP处理器分别与SRAM数据存储器、CPLD,电平转换单元、JTAG接口和待测试信号接口电连接； 所述电平转换单元与异步串行接口电连接； 所述FPGA系统包括:待测试信号插座，所述插座的各引脚分别与FPGA系统内部IO接口相连；所述待测试信号插座与所述待测试信号接口相匹配。
2.根据权利要求1所述的装置，其特征在于，所述适用于FPGA系统的开发调试装置还包括: USB协议控制器、USB接口和EEPROM固件存储器；所述USB协议控制器分别与CPLD、EEPROM固件存储器和USB接口电连接。
3.根据权利要求1所述的装置，其特征在于，所述适用于FPGA系统的开发调试装置还包括:示波器接口，与所述待测试信号接口电连接。
4.根据权利要求1所述的装置，其特征在于，所述待测试信号插座为通用标准引脚间距1.27毫米的双列弯孔型40芯 插座。
5.根据权利要求3所述的装置，其特征在于，所述FPGA系统为空间CXD图像数据处理FPGA系统，包括: ADV212压缩阵列、EEPROM阵列、FPGA处理器、SDRAM阵列、压缩系统单元以及CXD成像单元；所述FPGA处理器分别与ADV212压缩阵列、EEPROM阵列、SDRAM阵列、压缩系统单元以及CXD成像单元相连。
6.根据权利要求5所述的装置，其特征在于，所述适用于FPGA系统的开发调试装置通过待测试信号接口获取空间C⑶图像数据处理FPGA系统EEPROM阵列的SCL和SDA信号，并经示波器接口将所述SCL和SDA信号送至示波器显示。
7.根据权利要求5所述的装置，其特征在于，所述适用于FPGA系统的开发调试装置通过待测试信号接口获取空间C⑶图像数据处理FPGA系统SDRAM阵列B 口读写信号、数据信号及时钟信号，存储在适用于FPGA系统的开发调试装置的SRAM数据存储器中；适用于FPGA系统的开发调试装置的DSP处理器通过查询SRAM数据存储器中的数据对空间CXD图像数据处理FPGA系统SDRAM阵列A 口写入的数据进行监控。
8.根据权利要求1所述的装置，其特征在于，所述JTAG接口采用标准引脚间距为2.54毫米的14芯的双列直针插座。
9.根据权利要求3所述的装置，其特征在于，所述示波器接口采用标准引脚间距为.2.54毫米的40芯的双列直针插座。
专利摘要本实用新型公开一种开发调试装置，涉及电路设计领域。适用于FPGA系统的开发调试装置和FPGA系统。将待查看的FPGA系统内某个或某块数据内容从待测试信号接口输入到DSP处理器中，DSP处理器将输入数据块缓存到SRAM中，或将输入数据赋给DSP中定义的变量，利用DSP调试软件查看DSP某段数据或某变量的变化过程，实时监控FPGA内部数据处理工作过程。当需分析FPGA内部数据处理中间过程或者处理结果数据时，将待查看数据通过DSP使用USB传输到PC机上进行分析数据处理各阶段的工作状况。当需查看FPGA内部信号波形关系时，通过示波器接口使用示波器实时地查看。
文档编号G01R31/3177GK203101586SQ201120525309
公开日2013年7月31日 申请日期2011年12月15日 优先权日2011年12月15日
发明者李进, 李国宁, 王文华, 张宁, 朱鹏 申请人:李进, 李国宁, 王文华, 张宁, 朱鹏