芯片的无线调试电路和方法与流程

本发明涉及一种芯片的无线调试电路和方法。

背景技术：

随着SOC芯片技术的迅速发展,物联网技术越来越重要。但是目前制约物联网芯片设备的一个重要问题是所有的设备和基础芯片都还依赖于传统的物理电气，比如电源插座,调试插座等,用于连接进行信息交换和电源充电等应用,因此设备无法工作于游泳或者洗澡等液体环境或者其他恶劣环境中。但随着技术的发展,已经有一些不需要物理连接的芯片出现，然而这些芯片的验证和测试又成为了一个困难的问题。

因此本发明提出了一种调试电路及方法，可以在不需要物理连接的情况下进行芯片的调试，极大的支持完善了无物理电气接口的芯片的生产开发流程，同时该调试电路或方法如果使用在传统的芯片上，也可以简化测试设备设计的复杂度，还可解决物理连接设备的易损性问题。

技术实现要素：

本发明要解决的技术问题，在于提供一种芯片的无线调试电路和方法，可以在不需要物理连接的情况下进行芯片的调试。

本发明电路是这样实现的：一种芯片的无线调试电路，包括芯片内电路和debug解调电路；

所述芯片内电路包括复数个CPU、复数个CPU监视器、复数个信息打包单元、信息合并单元、芯片端NFC控制单元、芯片端NFC通信场单元以及时间戳控制器；所述复数个CPU、复数个CPU监视器、复数个信息打包单元一一对应依次连接，且复数个信息打包单元均连接至所述信息合并单元，所述信息合并单元、芯片端NFC控制单元、芯片端NFC通信场单元依次连接；所述时间戳控制器分别连接复数个CPU监视器；

所述debug解调电路包括解调端NFC通信场单元、解调端NFC控制单元、debug信息拆分单元、复数个信息解包单元以及复数个CPU debug信息池；所述解调端NFC通信场单元、解调端NFC控制单元、debug信息拆分单元依次连接，且所述debug信息拆分单元再分别连接至复数个信息解包单元，复数个信息解包单元和复数个CPU debug信息池一一对应连接。

进一步的，所述复数个CPU、复数个CPU监视器、复数个信息打包单元、信息合并单元、芯片端NFC控制单元以及时间戳控制器；均设置在芯片硅片上；所述芯片端NFC通信场单元设置为单独的一块NFC线圈膜或板。

进一步的，所述芯片还包括电池板、无线充电线圈膜或板以及基板；所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板以及基板进行一体式封装形成封装体，且封装体表面不留任何物理电气接口。

进一步的，所述一体式封装的封装方式为下述的任何一种：

(1)、所述NFC线圈膜或板、芯片硅片、电池板、无线充电线圈膜或板自上而下依次堆叠在基板上并通过绝缘胶粘接固定，且所述NFC线圈膜或板和芯片硅片之间，所述芯片硅片和电池板之间，所述电池板和无线充电线圈膜或板之间，无线充电线圈膜或板和基板之间，以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接；

(2)、所述NFC线圈膜或板、芯片硅片、电池板和无线充电线圈膜或板平铺分布在基板的正表面并通过绝缘胶粘接固定，且分别与基板通过焊接线焊接后形成电气连接；

(3)、所述NFC线圈膜或板、芯片硅片、电池板自上而下依次堆叠并通过绝缘胶粘接固定在基板的正面，所述无线充电线圈膜或板则粘接固定在基板的背面；所述NFC线圈膜或板和芯片硅片之间，所述芯片硅片和电池板之间，所述电池板和基板之间，所述无线充电线圈膜或板和基板之间，以及芯片硅片和基板之间分别通过焊接线焊接后形成电气连接；且基板上设有金属过孔以连通基板的正面和背面的信号。

本发明方法是这样实现的：一种芯片的无线调试方法，基于本发明上述芯片的无线调试电路，先将解调端NFC通信场单元接近芯片端NFC通信场单元以可完成通信连接；所述芯片内电路中某个CPU一旦出现程序指针变化，或者读写操作,对应的CPU监视器就会采集一次该CPU的debug信息,然后混合时间戳控制器提供的时间戳信息进行打包并处理后送往debug解调电路；然后经过所述debug解调电路的逆处理过程解码后送往对应的CPU debug信息池。

进一步的，本发明方法的具体过程如下：

S1、通过CPU监视器获取对应CPU的debug信息,包括运行指针、运行程序内容,、读取和写入数据的值,并和时间戳控制器输出的时间戳值一起送往所述信息打包单元；

S2、所述信息打包单元把每个CPU的debug信息和时间戳值按照固定的格式进行打包,然后把打包好的数据送往信息合并单元；

S3、所述信息合并单元把每个CPU的debug数据包合并送往芯片端NFC控制单元进行信息调制；合并时给每个CPU的debug数据包增加一个唯一的ID标签；

S4、所述NFC控制单元把所有CPU对应debug信息进行NFC调制后经芯片端NFC通信场单元发送至解调端NFC通信场单元；

S5、所述解调端NFC通信场单元将接收到的debug信息送往解调端NFC控制单元；

S6、所述解调端NFC控制单元对合并的debug数据包进行NFC调制，然后送往debug信息拆分单元；

S7、所述debug信息拆分单元根据debug数据包的ID标签将合并的debug数据包重新分开为每个CPU的debug数据包，并把每个CPU的debug数据包送往对应的信息解包单元；

S8、所述信息解包单元根据约定好的格式将debug信息解包,分解出运行指针、运行程序内容、读取和写入数据的值和时间戳信息,并把这些信息送往对应CPU的debug信息池。

进一步的，所述步骤S2中，所述固定的格式是：数据包头为时间戳，然后紧跟着运行指针，运行程序，读数据以及写数据。

本发明具有如下优点：本发明可以在不需要物理连接的情况下对芯片进行测试，以对芯片进行调试；极大的支持完善了无物理连接芯片的生产开发流程；也可以在传统有物理电气接口的芯片的调试设计上简化调试设备，并解决了物理连接设备的易损性问题。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。

图1为本发明芯片的无线调试电路的结构示意图。

图2为本发明中无物理电气接口芯片的一种封装结构。

图2a为图2的前视结构示意图。

图3为本发明中无物理电气接口芯片的另一种封装结构.

图3a为图3的前视结构示意图。

图4为本发明中无物理电气接口芯片的又一种封装结构。

具体实施方式

请参阅图1所示，本发明的芯片的包括芯片内电路100和debug解调电路200；

所述芯片内电路100包括复数个CPU、复数个CPU监视器101、复数个信息打包单元102、信息合并单元103、芯片端NFC控制单元104、芯片端NFC通信场单元105以及时间戳控制器106；所述复数个CPU、复数个CPU监视器101、复数个信息打包单元102一一对应依次连接，且复数个信息打包单元102均连接至所述信息合并单元103，所述信息合并单元103、芯片端NFC控制单元104、芯片端NFC通信场单元105依次连接；所述时间戳控制器106分别连接复数个CPU监视器101；

所述debug解调电路200包括解调端NFC通信场单元201、解调端NFC控制单元202、debug信息拆分单元203、复数个信息解包单元204以及复数个CPU debug信息池204；所述解调端NFC通信场单元201、解调端NFC控制单元202、debug信息拆分单元203依次连接，且所述debug信息拆分单元203再分别连接至复数个信息解包单元204，复数个信息解包单元204和复数个CPU debug信息池205一一对应连接。

所述复数个CPU、复数个CPU监视器101、复数个信息打包单元102、信息合并单元103、芯片端NFC控制单元104以及时间戳控制器106均设置在芯片硅片1上；所述芯片端NFC通信场单元105设置为单独的一块NFC线圈膜或板2。

所述芯片还包括电池板3、无线充电线圈膜或板4以及基板5；所述NFC线圈膜或板2、芯片硅片1、电池板3、无线充电线圈膜或板4以及基板5进行一体式封装形成封装体300，且封装体表面不留任何物理电气接口。

其中，所述一体式封装的封装方式为下述的任何一种：

(1)、如图2和图2a所示，所述NFC线圈膜或板2、芯片硅片1、电池板3、无线充电线圈膜或板4自上而下依次堆叠在基板5上并通过绝缘胶粘接固定，且所述NFC线圈膜或板2和芯片硅片1之间，所述芯片硅片1和电池板3之间，所述电池板3和无线充电线圈膜或板4之间，无线充电线圈膜或板4和基板5之间，以及芯片硅片1和基板5之间分别通过焊接线焊接后形成电气连接；

(2)、如图3和图3a所示，所述NFC线圈膜或板2、芯片硅片1、电池板3和无线充电线圈膜或板4平铺分布在基板5的正表面并通过绝缘胶粘接固定，且分别与基板5通过焊接线焊接后形成电气连接；

(3)、如图4所示，所述NFC线圈膜或板2、芯片硅片1、电池板3自上而下依次堆叠并通过绝缘胶粘接固定在基板5的正面，所述无线充电线圈膜或板4则粘接固定在基板5的背面；所述NFC线圈膜或板2和芯片硅片1之间，所述芯片硅片1和电池板3之间，所述电池板3和基板5之间，所述无线充电线圈膜或板4和基板5之间，以及芯片硅片1和基板5之间分别通过焊接线焊接后形成电气连接；且基板上设有金属过孔52以连通基板的正面和背面的信号。

基于本发明上述调试电路，本发明还提供芯片的无线调试方法，其是先将解调端NFC通信场单元201接近芯片端NFC通信场单元202以可完成通信连接；所述芯片内电路100中某个CPU一旦出现程序指针变化，或者读写操作,对应的CPU监视器101就会采集一次该CPU的debug信息,然后混合时间戳控制器106提供的时间戳信息进行打包并处理后送往debug解调电路200；然后经过所述debug解调电路200的逆处理过程解码后送往对应的CPU debug信息池205。

本发明方法的具体过程如下：

S1、通过CPU监视器101获取对应CPU的debug信息,包括运行指针、运行程序内容,、读取和写入数据的值,并和时间戳控制器106输出的时间戳值一起送往所述信息打包单元102；

S2、所述信息打包单元102把每个CPU的debug信息和时间戳值按照固定的格式进行打包,然后把打包好的数据送往信息合并单元103；所述固定的格式是：数据包头为时间戳，然后紧跟着运行指针，运行程序，读数据以及写数据；

S3、所述信息合并单元103把每个CPU的debug数据包合并送往芯片端NFC控制单元104进行信息调制；合并时给每个CPU的debug数据包增加一个唯一的ID标签；

S4、所述NFC控制单元104把所有CPU对应debug信息进行NFC调制后经芯片端NFC通信场单元105发送至解调端NFC通信场单元201；

S5、所述解调端NFC通信场单元201将接收到的debug信息送往解调端NFC控制单元202；

S6、所述解调端NFC控制单元202对合并的debug数据包进行NFC调制，然后送往debug信息拆分单元203；

S7、所述debug信息拆分单元203根据debug数据包的ID标签将合并的debug数据包重新分开为每个CPU的debug数据包，并把每个CPU的debug数据包送往对应的信息解包单元204；

S8、所述信息解包单元204根据约定好的格式将debug信息解包,分解出运行指针、运行程序内容、读取和写入数据的值和时间戳信息,并把这些信息送往对应CPU debug信息池205。

然后debug软件可以将每个CPU的debug信息池的内容实时更新到显示屏幕上供工作人员进行分析；整个过程中只需要将debug解调电路的NFC通信场接近芯片的NFC通信场即可完成通信连接，无需用到芯片物理的电气接口进行连线。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。