低压降稳压器和包含低压降稳压器的输出缓冲器的制作方法

本发明关于一种低压降稳压器和包含低压降稳压器的输出缓冲器。

背景技术：

低压降稳压器(Low Drop-Out Regulator,LDO Regulator)由于拥有低噪声、体积小的特性，再加上转换效能的提升，近年来已成为低功率的电源管理集成电路的主流。低压降稳压器广泛使用于由电池供应电源的可携式系统和通信相关的电子产品中，借以提供稳定的输出电压给负载使用。

图1显示现有技术的一低压降稳压器10的电路图。参考图1，该低压降稳压器10包含一能隙(bandgap)电压产生电路101、一误差放大器102、一输出晶体管103、电阻R1和R2以及一输出电容C1。

该输出晶体管103的源极和漏极分别连接至该低压降稳压器10的输入端和输出端。该电阻R1和该电阻R2形成一分压电路，以提供比例于输出电压VOUT的回授电压VFB至该误差放大器102的正输入端。该误差放大器102用以放大由该能隙电压产生电路101所提供至该误差放大器102的负输入端的一参考电压VREF和该回授电压VFB的差值，借以产生一输出电压VD至该输出晶体管103的栅极。当输出电压VOUT产生变化时，该误差放大器102借由检测该回授电压VFB与该参考电压VREF的差值，会适当地调整输出电压VD以改变该功率晶体管103的源极-栅极间电压差，借以提供足够的输出电流至负载RL，以稳定输出电压VOUT。

在现有技术中，负载RL连接于该低压降稳压器10的输出端与一接地端之间。故该低压降稳压器10借由该功率晶体管103可由直流电压源VCC提供足够的拉(source)电流至负载RL。然而，受限于其组态，该低压降稳压器10仅能提供很小的灌(sink)电流至负载RL。

技术实现要素：

本发明的目的之一在于提供一种低压降稳压器，以提供灌(sink)电流至负 载端。

依据本发明一实施例，该低压降稳压器包含电气连接至一第一直流电压源的一第一输入端、电气连接至一第二直流电压源的一第二输入端及用以产生一直流输出电压的一输出端。该低压降稳压器另包含一放大单元、一转导单元、一电流复制单元及第一至第三电阻。该放大单元用于接收一参考电压与一回授电压以产生一直流输出电压至该输出端。该转导单元电气连接至该第一输入端，该转导单元用于根据该参考电压以产生一第一电流。该第一电阻用于接收该第一电流以产生该参考电压。该电流复制单元电气连接至该第二输入端，该电流复制单元用于根据该回授电压以产生一第二电流和一第三电流。该第二电阻用于接收该第二电流以产生该回授电压。该第三电阻电气连接至该电流复制单元和该输出端之间，该第三电阻用于接收该第三电流以产生该直流输出电压。该第二直流电压源的电压值大于该第一直流电压源的电压值。

附图说明

图1显示现有技术的一低压降稳压器的电路图。

图2显示结合本发明一实施例的低压降稳压器的电路图。

图3显示结合本发明一实施例的低压降稳压器的电路示意图

图4显示结合本发明一实施例的输出缓冲器的方块示意图。

符号说明

100 低压降稳压器

101 能隙电压产生电路

102 误差放大器

103 输出晶体管

200 低压降稳压器

22 放大单元

224 运算放大器

24 转导单元

26 电流复制单元

400 输出缓冲器

42 输出级

44 电压电平转换器

46 电压电平转换器

C1 输出电容

M1～M6 晶体管

MN，MP，MX 功率晶体管

R1～R6 电阻

具体实施方式

图2显示结合本发明一实施例的低压降稳压器200的方块示意图。该低压降稳压器200包括一第一输入端以电气连接至一直流电压源VCC、一第二输入端以电气连接一直流电压源VH和一输出端以提供一直流输出电压VOUT。该低压降稳压器20另包括一放大单元22、一转导单元24、一电流复制单元26、一电阻R1、一电阻R2以及一电阻R3。该放大单元22用于接收一参考电压VREF与一回授电压FB，借以产生该直流输出电压VOUT至该输出端。该转导单元24电气连接至该直流电压源VCC，其用于根据该参考电压VREF以产生一电流I1。该电阻R1用于接收该电流I1以产生该参考电压VREF。

该电流复制单元26电气连接至该直流电压源VH，其用于根据该回授电压FB以产生一电流I2和一电流I3。该电阻R2用于接收该电流I2以产生该回授电压FB。该电阻R3电气连接至该电流复制单元26和该放大单元22之间。该电阻R3用于接收该电流I3以产生该直流输出电压VOUT。

图3显示结合本发明一实施例的低压降稳压器20的电路示意图。参考图3，该放大单元22包括一运算放大器224和一功率晶体管MX。该功率晶体管MX的漏极电气连接至该低压降稳压器20的输出端。该运算放大器224的正输入端用于接收该参考电压VREF，而负输入端用于接收该回授电压。该运算放大器224放大该参考电压VREF和该回授电压FB的电压差值后会在其输出端产生一输出信号至该功率晶体管MX的一栅极，借以驱动该功率晶体管MX。

如图3所示，该转导单元24包括一电阻R4以及串联连接的晶体管M1和M2。该电阻R4电气连接至该直流电压源VCC。该晶体管M1的源极电气连接至该电阻R4，而栅极用以接收该参考电压VREF。该晶体管M2的源极电气连接至该晶体管M1的漏极，其栅极用以接收一偏压电压VB2，且其漏极连接至 该运算放大器224的该正输入端。

如图3所示，该电流复制单元26包括一电阻R5、一电阻R6、串联连接的晶体管M3和M4以及串联连接的晶体管M5和M6。该电阻R5电气连接至该直流电压源VH。该晶体管M3的源极电气连接至该电阻R5。该晶体管M4的源极电气连接至该晶体管M3的漏极，栅极用以接收一偏压电压VB1，且其漏极连接至该运算放大器224的该负输入端。该电阻R6电气连接至该直流电压源VH。该晶体管M5的源极电气连接至该电阻R6，而栅极电气连接至该晶体管M3的栅极。该晶体管M6的源极电气连接至该晶体管M5的漏极，其栅极用以接收该偏压电压VB1，且其漏极电气连接至该晶体管M3的栅极和该电阻R3。

为了使本领域的普通技术人员可以通过本实施范例的教导实施本发明，以下参考图3说明本发明的低压降稳压器200的运作方法。如图3所示，由于流入该运算放大器224的输入电流实质接近于零，电流I1所流路径的元件总压降可表示为:

VCC-I1×(R4+R1)-∣VSG(M1)∣＝0 (1)

其中，∣VSG(M1)∣为该晶体管M1的源极-栅极间电压差。

参照图3，该放大单元22、该转导单元24以及该电流复制单元26构成一负回授回路，使得该运算放大器224的正输入端电压VREF实质上相同于该运算放大器224的负输入端电压FB。故当电阻R1和电阻R2的阻值选择相同时，电流I2会实质上相同于电流I1。

在电流复制单元26中，若电阻R5和电阻R6的阻值选择相同时，且晶体管M3的尺寸与晶体管M5的尺寸相同，则由于这些PMOS晶体管M3及M5的栅极彼此连接，流过PMOS晶体管M3的电流I2会实质上相同于流过PMOS晶体管M5的电流I3。在本发明一实施例中，这些PMOS晶体管M4及M6的尺寸相同，且其栅极均接收一偏压电压VB1。该偏压电压VB1的设计是使这些PMOS晶体管M4及M6工作在饱和区，以进一步加强电流I2和电流I3的匹配度。

因此，借由阻值和晶体管尺寸的选择，流经该转导单元24的电流I1以及流经该电流复制单元26的电流I2和电流I3会实质上相同。电流I3所流路径的元件总压降可表示为:

VH-I3×(R6+R3)-∣VSG(M5)∣＝VOUT (2)

其中，∣VSG(M5)∣为该晶体管M5的源极-栅极间电压差。

由于电流I3与电流I1实质上相同，且晶体管M5的尺寸与晶体管M1的尺寸设计为相同，故∣VSG(M5)∣实质上相同于∣VSG(M1)∣。因此，方程式(2)可置换为:

VH-I1×(R6+R3)-∣VSG(M1)∣＝VOUT (3)

当电阻R6和电阻R4的阻值选择相同，且电阻R3和电阻R1的阻值选择相同时，方程式(3)可再置换为:

VH-I1×(R4+R1)-∣VSG(M1)∣＝VOUT (4)

将方程式(1)套入方程式(4)后可重新整理为:

VH-VCC＝VOUT (5)

依方程式(5)可得该直流输出电压VOUT的电压值为该直流电压源VH与该直流电压源VCC的电压差值。

在应用上，本发明的低压降稳压器200可作为推动输出级的电压电平转换器(level shifter)的偏压电路。图4显示结合本发明一实施例的输出缓冲器(output buffer)400的方块示意图。参考图4，该输出缓冲器400包含一输出级42、电压电平转换器44和46以及该低压降稳压器200。该输出级42包含一PMOS晶体管MP和一NMOS晶体管MN。该PMOS晶体管MP的源极电性连接至直流电压源VH，而该NMOS晶体管MN的源极电性连接至接地端。

该电压电平转换器44用于接收电压振幅为VCC至0V的输入信号IN，借以驱动NMOS晶体管MN。该电压电平转换器46用于接收电压振幅为VH至VH-VCC的输入信号IN，借以驱动该PMOS晶体管MP。在本例中该直流电压源VH的电压电平高于该直流电压源VCC的电压电平。例如，该直流电压源VH的电压电平可为12V，而该直流电压源VCC的电压电平可为5V。

在运作上，当输入信号IN为逻辑0(在本例中为0V)时，该电压电平转换器44输出逻辑1信号(在本例中为5V)，使得该NMOS晶体管MN导通。同时，该电压电平转换器46输出逻辑1信号(在本例中为12V)，使得该PMOS晶体管MP截止。因此，该输出缓冲器400可输出一逻辑0信号。

反之，当输入信号IN为逻辑1(在本例中为5V)时，该电压电平转换器44输出逻辑0信号(在本例中为0V)，使得该NMOS晶体管MN截止。同时，该电压电平转换器46输出逻辑0信号(在本例中为7V)，使得该PMOS晶体管MP导通。因此，该输出缓冲器400可输出一逻辑1信号，但电压电平已由5V转换为12V。

当输入信号IN由逻辑0信号转换为逻辑1信号时，该电压电平转换器46须将其输出信号V1由振幅VH下拉至VH-VCC。因此，该低压降稳压器200可借由其内的NMOS晶体管MX(参照图3)提供灌(sink)电流IS，借以下拉V1的电压电平。该低压降稳压器200由于该放大单元22、该转导单元24以及该电流复制单元26形成的负回授回路，能有效控制输出电压VOUT为该直流电压源VH与该直流电压源VCC的电压差值。

本发明的技术内容及技术特点已公开如上，然而本领域的普通技术人员仍可能基于本发明的教示及公开而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所公开的内容，而应包括各种不背离本发明的替换及修饰，并为所附权利要求所涵盖。