本申请是2013年6月7日提交的、申请号为201310232130.3、发明名称为“具有电压生成电路的半导体器件”的中国发明专利申请的分案申请。本发明涉及半导体器件，并且更具体地涉及适用于其中具有电压生成电路的半导体器件的技术。
背景技术：
：：在诸如lsi(大规模集成)等之类的半导体器件中，已知用于生成参考电压的参考电压生成电路。从精度的视角，要求参考电压生成电路具有对半导体制造工艺的低依赖性以及低温度依赖性。从节能的视角，还要求电路以低电源电压运行。作为满足此要求的参考电压生成电路，已知带隙参考(以下称为“bgr”)电路。专利文献1和非专利文献1公开了bgr电路的示例。专利文献2公开了适配于低电源电压的bgr电路。另一方面，bgr电路包括双极型晶体管作为基本元件。已知双极型晶体管的基射极间电压的温度依赖性是非线性的(例如，参考非专利文献2)。非专利文献3公开了具有输出电压的改进非线性温度依赖性的bgr电路。非专利文献4至6公开了用于校正如专利文献1的bgr电路等中非线性温度依赖性的校正电路。此外，非专利文献7公开了用于通过与绝对温度的平方成比例的电流(iptat2)校正温度特性的方法。现有技术文献专利文献专利文献1：美国专利no.3,887,863专利文献2：日本待审专利申请公开no.h11-45125(对应于美国专利no.6,160,391)非专利文献非专利文献1：kuijk，k.e,“aprecisionreferencevoltagesource”，ieeejournalofsolid-statecircuits，vol.sc-8,no.3，1973年6月非专利文献2：tsividis，y.p.，“accurateanalysisoftemperatureeffectsinic-vbecharacteristicswithapplicationtobandgapreferencesources”，ieeejournalofsolid-statecircuits，vol.sc-15,no.6，1980年12月非专利文献3：p.malcovati，“curvature-compensatedbicmosbandgapwith1-vsupplyvoltage”，ieeejournalofsolid-statecircuits，vol.sc-36,no.7，2001年7月非专利文献4：pease，r.a.,“anewfahrenheittemperaturesensor”，ieeejournalofsolid-statecircuits，vol.sc-19,no.6，1984年12月非专利文献5：paul，r.patra，a.,“atemperature-compensatedbandgapvoltagereferencecircuitforhighprecisionapplications”，indiaannualconference，2004，proceedingsoftheieeeindicon2004，第一版，日期：2004年12月20-22非专利文献6：paul，r.patra，a.baranwal，s.dash,k.,“designofsecond-ordersub-bandgapmixed-modevoltagereferencecircuitforlowvoltageapplications”，vlsidesign，2005，18thinternationalconferenceonissue，日期：2005年1月3-7日非专利文献7：sundar，siddharth，“alowpowerhighpowersupplyrejectionratiobandgapreferenceforportableapplications”，massachusettsinstituteoftechnology，2008年技术实现要素：近年来，bgr电路被要求以1v或更少的电源电压运行并且在广泛温度范围(例如，从-50℃到150℃)中具有输出电压的高精度(例如，变化为1％或更少)。在典型的相关领域技术中，此bgr电路通过将具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压vptat(与绝对温度成比例)与双极型晶体管的基射极间电压vbe(其随温度单调减少)相加生成参考电压vbgr。参考电压vbgr的曲线图具有山形，其关于温度向上凸起。对应于山的顶峰部分的温度t1被设置为具有bgr电路的半导体器件的中央使用温度。在此情况下，在使用山的顶峰周围的温度t1作为中心的温度范围内，参考电压vbgr的温度系数几乎变为零。因此，相关领域技术的bgr电路可以生成在温度范围内具有较小温度依赖性的参考电压vbgr。然而，在相关领域技术的bgr电路中，当温度朝高温度侧或低温度侧很大程度远离温度t1时，参考电压vbgr的曲线图的倾斜变大。具体地，当温度在使用温度t1作为中心的温度范围之外时，温度系数变大，使得参考电压vbgr的精度大大下降。此外，通过上述温度范围，覆盖近年来对其需求日益增加的温度范围被认为是困难的。其输出电压在广泛温度范围内具有高精度的bgr电路被日益需求。通过说明书的描述以及所附附图，其它目的和新的特征将变得容易理解。根据实施方式，半导体器件通过输出自多个校正电路的多个校正电流(icomp1、icomp2…)校正参考电压生成电路生成的参考电压(vbgr)。多个校正电路生成的多个校正电流(icomp1、icomp2…)中的每个校正电流是从在校正电路之间变化的预先确定的温度向低温度侧或高温度侧单调增加的电流。根据该实施方式，在半导体器件中，参考电压(vbgr)的精度可以在期望的温度范围内被进一步增加。附图说明图1是图示了根据实施方式在半导体器件中提供的电压生成电路的示例的框图。图2a是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图2b是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图2c是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图2d是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图2e是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图2f是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图3是图示了根据实施方式在半导体器件中提供的电压生成电路的另一示例的框图。图4a是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图4b是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图4c是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图4d是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图4e是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图5a是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图5b是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图5c是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图5d是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图5e是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图6a是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图6b是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图6c是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图6d是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。图7是图示了根据第一实施方式电压生成电路的详细电路配置的示例的电路图。图8是图示了根据第一实施方式电压生成电路的详细电路配置的修改的电路图。图9是图示了根据第二实施方式电压生成电路的详细电路配置的示例的电路图。图10是图示了根据第二实施方式电压生成电路的详细电路配置的修改的电路图。图11是图示了根据第二实施方式电压生成电路的详细电路配置的修改的电路图。图12是图示了根据第三实施方式电压生成电路的详细电路配置的示例的电路图。图13是图示了根据第三实施方式电压生成电路的详细电路配置的修改的电路图。图14是图示了根据第四实施方式电压生成电路的详细电路配置的示例的电路图。图15a是图示了用于校正图14的实例中的电压生成电路中温度特性的方法的原理的曲线图。图15b是图示了用于校正图14的实例中的电压生成电路中温度特性的方法的原理的曲线图。图15c是图示了用于校正图14的实例中的电压生成电路中温度特性的方法的原理的曲线图。图16是图示了bgr核心电路的详细电路配置的示例的电路图。图17a是图示了bgr核心电路的第二电流生成电路的详细电路配置的示例的电路图。图17b是图示了bgr核心电路的第二电流生成电路的详细电路配置的另一示例的电路图。图18是图示了根据第四实施方式电压生成电路的详细电路配置的示例的局部电路图。图19是图示了根据第四实施方式电压生成电路的详细电路配置的修改的电路图。图20a是图示了用于校正图19的实例中的电压生成电路中非线性温度特性的方法的原理的曲线图。图20b是图示了用于校正图19的实例中的电压生成电路中非线性温度特性的方法的原理的曲线图。图20c是图示了用于校正图19的实例中的电压生成电路中非线性温度特性的方法的原理的曲线图。图21是图示了根据第五实施方式电压生成电路的详细电路配置的示例的电路图。图22是图示了根据第五实施方式电压生成电路的详细电路配置的修改的电路图。图23是图示了根据第六实施方式电压生成电路的详细电路配置的示例的电路图。图24是图示了根据第六实施方式电压生成电路的详细电路配置的修改的电路图。图25是图示了根据第七实施方式电压生成电路的详细电路配置的示例的电路图。图26是图示了根据第七实施方式电压生成电路的详细电路配置的修改的电路图。图27是图示了根据第八实施方式电压生成电路的详细电路配置的示例的电路图。图28是图示了根据第八实施方式电压生成电路的详细电路配置的修改的电路图。图29是图示了根据第九实施方式电压生成电路的详细电路配置的示例的电路图。图30是图示了根据第九实施方式电压生成电路的详细电路配置的修改的电路图。图31是图示了bgr核心电路的详细电路配置的另一示例的电路图。图32是图示了bgr核心电路的详细电路配置的另一示例的电路图。图33是图示了bgr核心电路的详细电路配置的另一示例的电路图。图34是图示了bgr核心电路的详细电路配置的另一示例的电路图。图35a是图示了电压生成电路中差分放大器的示例的电路图。图35b是图示了电压生成电路中差分放大器的示例的电路图。图36是图示了具有启动电路的电压生成电路的示例的电路图。图37是图示了其中低通滤波器被插入电源线中的电压生成电路的电路配置的示例的框图。图38a是图示了应用电压生成电路的系统的示例的示图。图38b是图示了应用电压生成电路的系统的示例的示图。图38c是图示了应用电压生成电路的系统的示例的示图。图38d是图示了应用电压生成电路的系统的示例的示图。图39是图示了应用电压生成电路的系统的示例的示图。图40是图示了应用电压生成电路的系统的示例的示图。图41是图示了应用电压生成电路的半导体集成电路器件的芯片布局的示例的框图。图42是图示了在半导体衬底上制造电压生成电路的实例中的一部分的截面。具体实施方式在下文中，具有电压生成电路的半导体器件的实施方式将参考所附附图进行描述。1.实施方式的概述在下文中，将描述作为实施方式的半导体器件的概述。图1是图示了根据实施方式在半导体器件中提供的电压生成电路的示例的框图。电压生成电路1具有参考电压生成电路10和校正电路20。在该示图中，校正电路20的数目为一。参考电压生成电路10生成并输出参考电压vbgr(以下还称为“bgr核心电路”)。校正电路20根据参考电压vbgrc生成校正电流icomp并且使其反馈回到bgr核心电路10。校正电流icomp是用于校正参考电压vbgr的温度特性的电流。图2a至图2f是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。那些曲线图图示了用于校正图1的电压生成电路1中温度特性的方法的原理。在每个曲线图中，纵轴指示电压，横轴指示温度。曲线图用于图示概念并不总是数值上精确。图2a和图2b图示了常规已知的用于生成参考电压vbgr的方法的原理。参考电压vbgr通过将具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压vptat(与绝对温度成比例)与双极型晶体管的基极和发射极之间pn结的正向电压vbe(其与温度一起单调减少)相加生成。参考电压vbgr的曲线具有向上凸起的山形。对应于山的顶峰部分的温度t1被设置为电压生成电路1的中央使用温度。因此，在使用温度t1作为中心的温度范围内，温度系数变为几乎为零，并且生成具有小温度依赖性的参考电压vbgr。当温度朝高温度侧或低温度侧很大程度远离温度t1时，参考电压vbgr的曲线图的倾斜变大，即，温度系数变大，使得参考电压vbgr的精度大大下降。在图1所示实施方式的电压生成电路1中提供了校正电路20，用于防止参考电压vbgr的精度的大大下降，甚至在向高温度侧或低温度侧远离中央使用温度的温度下。图2c至图2f图示了实施方式用于生成参考电压vbgr的方法的原理。首先，如图2c所示，bgr核心电路10生成参考电压vbgr，以便将对应于参考电压vbgr的曲线图的山的顶峰部分的温度向低温度侧移动。在示图中，温度t1被移动至低温度侧的温度t1’。将温度向低温度侧移动的原因是校正高温度侧。通过将温度t1向低温度侧移动，低温度侧的精度得到改进。通过校正高温度侧，高温度侧的精度得到改进。因此，精度可以在广泛温度范围内得到改进。相反，在校正低温度侧的实例中温度t1被移动至高温度侧。如图2d和图2e所示，校正电路20执行参考电压vbgr或与参考电压vbgr成比例的电压vbgrc和双极型晶体管的基极和发射极之间p-n结的正向电压vbe之间的减法，用于生成其中减法结果为正的范围内的校正电流icomp。电压vbgrc或电压vbe被生成使得处于电压vbgrc和电压vbe交叉点处的温度t2大于温度t1’(t2＞t1’)。因此，校正电路20生成从预先确定的温度t2向高温度侧单调增加的电流，如校正电流icomp(图2e)。预先确定的温度t2还被称作阈值温度。如图2f所示，校正电路20的校正电流icomp(图2e)被反馈至bgr核心电路10并且被添加至参考电压vbgr(图2c)，由此生成最终参考电压vbgr(图2f)。最终参考电压vbgr(图2f)的曲线图在温度t1’和温度t3(＞t2)两点中具有山的顶峰，并且其形状具有在温度t2周围的山谷。满足关系t1’＜t2＜t3。在从略低于温度t1’的温度到略高于温度t3的温度范围内，参考电压vbgr关于温度的波动宽度较小。即，在温度范围内，温度系数被抑制成较小。换言之，与图2b的参考电压vbgr相比，可以在更宽的范围内降低图2f的参考电压vbgr的改变。即，参考电压vbgr的精度可以被进一步提高。稍后将描述图1的电压生成电路1的详细电路配置。虽然校正电路20的数目在图1中为一，但是通过提供多个校正电路，参考电压vbgr的精度可以被进一步提高。在下文中，将描述提供多个校正电路的实例。图3是图示了根据实施方式在半导体器件中提供的电压生成电路的另一示例的框图。电压生成电路1具有bgr核心电路10和多个校正电路20-1至20-n(其中“n”为自然数；校正电路的数目)。bgr核心电路10生成并输出参考电压vbgr。多个校正电路20-1至20-n生成校正电流icomp并且使其反馈至bgr核心电路10。校正电路20-i(i＝1至n；自然数)中的每个校正电路生成校正电流icompi(还被称作“子校正电流”)，校正电流icompi从在校正电路20-i之间变化的预先确定的温度(阈值温度)向低温度侧或高温度侧单调增加。校正电流icomp是用于校正参考电压vbgr的温度特性的电流，并且是由多个校正电路20-1至20-n生成的多个校正电流icomp1至icompn的总和。校正电路20-i基于参考电压vbgr或与参考电压vbgr对应的电压vbgrc生成校正电流icompi。校正电路20-i可以基于电压vptat或与电压vptat对应的电流iptat以及电压vbe或与电压vbe对应的电流ivbe生成校正电流icompi。电压vptat是具有不同发射极面积的两个双极性型晶体管基射极间电压的差电压。电压vbe是双极型晶体管的基极和发射极之间pn结的正向电压vbe。在图3所示实施方式中，为了防止参考电压vbgr的精度的大大下降，甚至在向高温度侧或低温度侧远离中央使用温度的温度下，提供了多个校正电路20-1至20-n。校正电路20-i的每个校正电路生成校正电流icompi。校正电流icompi从阈值温度t2向高温度侧或低温度侧单调增加。阈值温度t2不同于另一校正电路20-i’(i’≠i)的校正电流icompi’的预先确定的温度t2。没有必要使用多个校正电路20-1至20-n中的所有校正电路，并且多个校正电路20-1至20-n中的任意一个或多个校正电路可以通过例如控制至校正电路20-i的电源的方法进行操作。换言之，多个校正电路20-1至20-n可以是与bgr核心电路10级联的电路，检测不同的阈值温度，以及生成不同的校正电流icomp1至icompn。校正电流icomp(＝σicompi)可以通过任意改变级联的级数而任意改变。在下文中，将具体描述。首先，将描述用于校正参考电压vbgr的高温度侧上温度特性的方法。图4a至图4e是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。示图图示了用于校正图3的电压生成电路1中温度特性的方法的原理。在每个曲线图中，纵轴指示电压，并且横轴指示温度。曲线图用于图示概念并不总是数值上精确。示图图示了其中校正电路20的数目为三(n＝3，校正电路20-1至20-3)的实例。校正电路20-i的每个校正电路的基本功能与图1中的校正电路20的基本功能类似。即，校正电路20-i的每个校正电路生成如图2d和图2e所示的校正电流icompi。校正电流icompi中的每个校正电流从阈值温度t2向高温度侧单调增加。至少，阈值温度t2不同于另一校正电路20-i’(i’≠i)的校正电流icompi’的温度。此外，对校正电流icompi的温度的增加/减少的比率可以不同。图4a是对应于图2e、关于校正电路20-1的曲线图，并且图示了校正电流icomp1。校正电流icomp1从阈值温度t2a向高温度侧单调增加。图4b是对应于图2e、关于校正电路20-2的曲线图，并且图示了校正电流icomp2。校正电流icomp2从阈值温度t2b向高温度侧单调增加。图4c是对应于图2e、关于校正电路20-3的曲线图，并且图示了校正电流icomp3。校正电流icomp3从阈值温度t2c向高温度侧单调增加。在该实例中，满足关系t2a＜t2b＜t2c。阈值温度t2的改变可以例如通过改变校正电路20-i中的电压vbgrc实现。在图4a至图4c的示例中，可以通过以校正电路20-1、20-2和20-3的顺序降低电压vbgrc来实现。用于生成校正电流icompi的方法不限于图2d的示例(vbgrc+vbe)。如图4d所示，最终校正电流icomp是校正电流icomp1、icomp2和icomp3的总和。校正电流icomp是阈值温度t2a与t2b之间的icomp1，阈值温度t2b与t2c之间的icomp1+icomp2，以及在阈值温度t2c或更高温度下的icomp1+icomp2+icomp3。即，校正电流icomp随温度升高逐渐增加。其对应于在校正电流icomp被添加之前的参考电压vbgr(图2c)逐渐向高温度侧减少的实例。通过向图2c的电压vbgr添加校正电流icomp，生成图4e的参考电压vbgr。相比于图2f的参考电压vbgr，图4e的参考电压vbgr关于温度的改变可以在更广泛的范围内在高温度侧上降低。即，参考电压vbgr的精度可以被进一步提高。稍后将描述该实例中图3的电压生成电路1的详细电路配置。接下来，将描述用于校正参考电压vbgr在低温度侧上温度特性的方法。图5a至图5e是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。示图图示了用于校正图3的电压生成电路1中温度特性的方法的原理。在每个曲线图中，纵轴指示电压，并且横轴指示温度。曲线图用于图示概念并不总是数值上精确。示图还图示了其中校正电路20的数目为三(n＝3，校正电路20-1至20-3)的实例。校正电路20-i的每个校正电路的基本功能与图1中的校正电路20的基本功能相反。即，校正电路20-i的每个校正电路执行与参考电压vbgr成比例的电压vbgrc(或参考电压vbgr)和基极和发射极之间p-n结的正向电压vbe之间的减法，用于生成减法结果为正的范围内的校正电流icompi。也即，图2d中的正电压是相反的。校正电流icompi中的每个校正电流从阈值温度t2向低温度侧单调增加。至少，阈值温度t2不同于另一校正电路20-i’(i’≠i)的校正电流icompi’的温度。此外，对校正电流icompi的温度的增加/减少的比率可以不同。图5a是对应于图2e、关于校正电路20-1的曲线图，并且图示了校正电流icomp1。校正电流icomp1从阈值温度t2c向低温度侧单调增加。图5b是对应于图2e、关于校正电路20-2的曲线图，并且图示了校正电流icomp2。校正电流icomp2从阈值温度t2b向低温度侧单调增加。图5c是对应于图2e、关于校正电路20-3的曲线图，并且图示了校正电流icomp3。校正电流icomp3从阈值温度t2a向低温度侧单调增加。在该实例中，满足关系t2a＜t2b＜t2c。阈值温度t2的改变可以例如通过改变校正电路20-i中的电压vbgrc实现。在图5a至图5c的示例中，可以通过以校正电路20-1、20-2和20-3的顺序增加电压vbgrc来实现。用于生成校正电流icompi的方法不限于图2d的示例(vbgrc+vbe)，其中正电压是相反的。如图5d所示，最终校正电流icomp是校正电流icomp1、icomp2和icomp3的总和。校正电流icomp是阈值温度t2c与t2b之间的icomp3，阈值温度t2b与t2a之间的icomp2+icomp3，以及在阈值温度t2a或更低温度下的icomp1+icomp2+icomp3。即，校正电流icomp随温度降低逐渐增加。其对应于在校正电流icomp被添加之前的参考电压vbgr(图2c)逐渐向低温度侧减少的实例。通过向图2c的电压vbgr添加校正电流icomp，生成图5e的参考电压vbgr。在该实例中，优选在通过将山形顶峰的温度t1移至高温度侧(而非低温度侧)获得的温度t1’使用图2c的电压vbgr的弧线。相比于图2f的参考电压vbgr，图5e的参考电压vbgr关于温度的改变可以在更广泛的范围内在低温度侧上降低。即，参考电压vbgr的精度可以被进一步提高。稍后将描述该实例中图3的电压生成电路1的详细电路配置。根据待获得的精度，校正电路20-i的数目可以如在图1的实例中为一。接下来，将描述用于校正参考电压vbgr的高温度侧和低温度侧两者上温度特性的方法。图6a至图6d是图示了根据实施方式用于校正电压生成电路中温度特性的方法的原理的曲线图。示图图示了用于校正图3的电压生成电路1中温度特性的方法的原理。在每个曲线图中，纵轴指示电压，并且横轴指示温度。曲线图用于图示概念并不总是数值上精确。示图图示了其中校正电路20的数目为二(n＝2，校正电路20-1和20-2)的实例。校正电路20-1(低温度侧)的基本功能如在图5a的实例中与图1中的校正电路20的基本功能相反。校正电路20-2(高温度侧)的基本功能如在图4a至图4e的实例中与图1中的校正电路20的基本功能类似。校正电流icomp1从阈值温度t2a向低温度侧单调增加。校正电流icomp2从阈值温度t2b向高温度侧单调增加。预先确定的温度t2a不同于另一预先确定的温度t2b。下面，将具体进行描述。此外，关于校正电流icompi的温度的增加/减少的比率可以不同。图6a是对应于图5c、关于校正电路20-1的曲线图，并且图示了校正电流icomp1。校正电流icomp1从阈值温度t2a向低温度侧单调增加。图6b是对应于图4c、关于校正电路20-2的曲线图，并且图示了校正电流icomp2。校正电流icomp2从阈值温度t2b向高温度侧单调增加。在该实例中，满足关系t2a＜t2b。阈值温度t2的改变可以例如通过改变校正电路20-i中的电压vbgrc实现。用于生成校正电流icompi的方法不限于图2d的示例(vbgrc+vbe)。如图6c所示，最终校正电流icomp是校正电流icomp1和icomp2的总和。校正电流icomp是在阈值温度t2a或更低温度下的icomp1，以及在阈值温度t2b或更高温度下的icomp2。即，校正电流icomp随温度在低温度侧降低而增加，并且随温度在高温度侧升高而增加。其对应于在校正电流icomp被添加之前的参考电压vbgr(图2c)向低温度侧减少并且向高温度侧减少的实例。通过向图2b的电压vbgr添加校正电流icomp，生成图6d的参考电压vbgr。在该实例中，如2b的电压vbgr，并非总是需要将在山形顶峰的温度t1移至低温度侧或高温度侧。相比于图2b的参考电压vbgr，图6d的参考电压vbgr关于温度的改变可以在更广泛的范围内在低温度侧和高温度侧两者上降低。即，参考电压vbgr的精度可以被进一步提高。稍后将描述该实例中图3的电压生成电路1的详细电路配置。根据待获得的精度，可以在高温度侧和低温度侧中的每一侧上提供多个校正电路20-i。校正电路20-i在低温度侧上的数目与在高温度侧上的数目可以彼此不同。2.实施方式的细节下文，将描述用于实现实施方式概述中描述的配置和效果的具体示例的细节。第一实施方式将描述根据第一实施方式的半导体器件。在第一实施方式中，将描述如下实例，其中校正电路20基于参考电压vbgr(或电压vbgrc)以及双极型晶体管的基极和发射极之间的电压vbe生成校正电流icomp并且通过该校正电流icomp校正参考电压vbgr的高温度侧。在该实施方式中，校正电路20的数目为一。该实施方式中的电压生成电路为图1中所示的电压生成电路，并且如图2c至图2f所示在高温度侧上执行校正。图7是图示了根据第一实施方式电压生成电路的详细电路配置的示例的电路图。虽然不受限制，但是电压生成电路1通过已知cmos集成电路制造技术被形成在半导体衬底(诸如单个硅衬底)上。该配置在以下实施方式中是相同的。bgr核心电路10具有电流生成单元101和电压输出单元102。电流生成单元101生成通过将根据具有不同发射极面积的两个双极型晶体管q1和q2的基极和发射极之间的电压的差电压(δvbe)的电流、根据双极型晶体管q2的基射极间电压vbe2的电流和校正电路20生成的校正电流icomp相加获得的电流i。电压输出单元102将生成的电流转换成参考电压vbgr并将其输出。电流生成单元101例如具有npn型双极型晶体管q1和q2，电阻器r1、r2、r3、r5、r7、r8和rz、电容器cc、差分放大器a1和p沟道类型mos晶体管mp1和mp2。输出单元102例如具有电阻器r4。双极型晶体管q1和q2的发射极端子通常被耦合。双极型晶体管q1的基极端子被耦合至双极型晶体管q2的集电极端子。双极型晶体管q1的发射极面积是双极型晶体管q2的发射极面积的“n”倍(n为二或更大的整数)。即，被设置使得当相同电流通过双极型晶体管q1和q2时，双极型晶体管q2的发射极电流密度是双极型晶体管q1的发射极电流密度的“n”倍。在该示图的示例中，“n”等于20。电阻器r1的一端被耦合至双极型晶体管q2的基极端子，并且另一端被耦合至双极型晶体管q1的集电极端子。电阻器r2的一端被耦合至电阻器r1的一端，并且另一端被耦合至双极型晶体管q1的集电极端子。电阻器r5被提供在通常耦合至双极型晶体管q1和q2的发射极端子与接地节点之间。电阻器r3被提供在双极型晶体管q2的基极端子与接地节点之间。向差分放大器a1供应在双极型晶体管q1和q2的每一个的集电极侧上的电势。pmos晶体管mp1和mp2的每一个具有差分放大器a1的输出电压被向其供应的栅极端子，并且具有电源节点vcc经由电阻器r7或r8与其耦合的源极端子。pmos晶体管mp1的漏极端子被耦合至电阻器r1和r2的连接节点。通过这种方式，形成反馈环路。电阻器r4的一端被耦合至pmos晶体管mp2的漏极端子，并且另一端被耦合至接地节点。因此，电流i从pmos晶体管mp2的漏极端子被供应至电阻器r4。pmos晶体管mp2的漏极端子与电阻器r4之间连接节点处的电压为参考电压vbgr。稍后将描述bgr核心电路10的操作原理。电阻器rz和电容器cc以此顺序串联耦合并且耦合至差分放大器a1的输出侧以及pmos晶体管mp1的漏极端子。这些元件是用于相位补偿的元件以防止电路振荡，并且与电流和电压生成不具有直接关系。电阻器r7和r8是源电阻器用于降低pmos晶体管mp1和mp2中不匹配的影响，并且可以在可以忽略不匹配的影响的情况下省略。校正电路20根据如下电压生成校正电流icomp，该电压通过将双极型晶体管q3的基射极间电压vbe3从输出电压vbgr或对应于输出电压vbgr的电压vbgrc减去而获得，并且将生成的校正电流icomp反馈至电流生成单元101。校正电路20例如具有差分放大器a2、双极型晶体管q3、电阻器r6、p沟道类型mos晶体管mp3和mp4。优选地，校正电路20具有p沟道类型mos晶体管mp6。差分放大器a2接收bgr核心电路10的输出电压vbgr以及对应于输出电压vbgr的vbgrc并且用作电压跟随器。双极型晶体管q3具有差分放大器a2的输出端子与其耦合的基极端子。电阻器r6被提供在双极型晶体管q3的发射极端子与接地节点之间。pmos晶体管mp3具有电源节点vcc与其耦合的源极端子以及具有耦合的栅极端子与漏极端子并且与双极型晶体管q3的集电极端子耦合。pmos晶体管mp4的源极端子被耦合至电源节点vcc，并且栅极端子被耦合至pmos晶体管mp3的栅极端子。pmos晶体管mp3和mp4配置如下电流镜电路，该电流镜电路根据双极型晶体管q3的集电极侧上流动的电流从pmos晶体管mp4输出校正电流icomp。虽然不受限制，但是该校正电流icomp被反馈至电流生成单元101的电阻器r5与双极型晶体管q1和q2的通常耦合的发射极端子之间的节点。通过采用反馈方法，精度可以被提高而不需要元件电路(诸如差分放大器和用于校正电路20的电流镜)的高精度，以及不需要添加大面积和电流。差分放大器a2被提供以供应双极型晶体管q3的基极电流。然而，在可以通过直接从pmos晶体管mp2供应基极电流而忽略参考电压vbgr的影响的情况下可以省略差分放大器a2。稍后将描述校正电路20的详细操作原理。电压生成电路1的操作原理将关于bgr核心电路10和校正电路20中的每一个进行描述。(1)bgr核心电路10在图7中，电阻器r1中流动的电流被表示为i1，电阻器r2中流动的电流被表示为i2，pmos晶体管mp1和mp2中流动的电流被表示为i，以及电阻器r1和r2的连接点处的电压被表示为v3，并且假设满足关系r1＝r2＝r12。在如下描述中，电流镜电路与类似物的镜像比为1:1。然而，本发明并不限于该比率，并且该镜像比可以被改变。在如下描述中，为了更容易理解，执行计算而不需要考虑双极型晶体管的基极电流。然而，在仿真或实际设计中，执行包括基极电流的计算。双极型晶体管的饱和电流密度被表示为js，单位面积被表示为a，热电压被表示为vt＝kt/q，玻耳兹曼常量(boltzmannconstant)被表示为k，绝对温度被表示为t，以及电荷基本量子被表示为q。关于双极型晶体管q1的基射极间电压vbe1和双极型晶体管q2的基射极间电压vbe2满足方程式1。当差分放大器a1的反馈操作正常时，满足如下方程式2。r12i2+vbe1＝vbe2…(2)当方程式1被方程式2取代时，满足如下方程式3。根据基尔霍夫(kirchhoff)电压定律，从电势v3的节点到差分放大器a1的输入端子满足如下方程式4。当方程式4被整理，作为电流i1和i2的关系的如下方程式5被满足。当电流i2从方程式3和方程式5中消除时，方程式可以近似作为如下方程式6。vos表示差分放大器a1的输入偏移电压。在方程式6中，假设满足vos/i1·r12＜＜1。v3-r12i1+vos＝v3-r12i2…(4)通过解出方程式6中关于i1的二次方程式，i1被表示为如下方程式7a。方程式7a中的d被表示为如下方程式7b。d＝(vtln(n))2+(2ln(n)-4)vosvt+vos2…(7b)因此，输出电压vbgr可以由如下方程式8表示。从该方程式容易看出，通过关系r4＜r3，输出电压vbgr可以被降低(大于1.0v或更少)。当基于方程式8获得vos＝0时的输出电压vbgr的误差δvbgr时，与非专利文献1和专利文献1中描述的bgr核心电路的值相比，该实施方式的bgr核心电路10的值可以变得非常小。容易理解，该实施方式的bgr核心电路10的输出电压vbgr为1.0v或更少，并且操作可以从大约1.0v作为电源电压vcc进行操作。其还可以容易地从方程式8理解。即，该实施方式的bgr核心电路10通过将在电阻器r3中流动的、根据双极型晶体管q2的vbe的电流(ir3＝vbe2/r3)与和绝对温度成比例的ptat(与绝对温度成比例)电流(i＝i1+i2)相加而取消了与温度成比例的系数。电阻器r4将通过加法获得的电流转换成电压并且输出该电压。因此，通过调节电阻器r3和r4之间的比例，可以输出1.0v或更少的低输出电压vbgr。如上文所述，在bgr核心电路10中，通过调节电阻器r3和r4之间的比率，可以生成更低的输出电压vbgr，并且可以实现在更低电源电压vcc的操作。此外，如图7所示，通过将电阻器r5插入在双极型晶体管q1和q2的发射极端子与接地节点之间，差分放大器a1的共输入电压可以被移至更高，从而促进设计。(ii)校正电路20首先，将描述双极型晶体管的基射极间电压vbe的温度依赖性。当集电极电流ic的温度依赖性由非专利文献2中描述的如下方程式9表示时，基射极间电压的温度依赖性被表示为如下方程式10。ic∝tm…(9)在该方程式中，tr表示参考温度。η表示取决于双极型晶体管的器件结构的常量并且其值为大约3.6至4.0。vg0表示到带隙电压的绝对温度ok的外推(extrapolation)值。如上文所述，当集电极电流ic与绝对温度成比例时，“m”变成“1”。方程式10变形为如下方程式11。在方程式11中，第一项是不取决于温度的常量，并且第二项与绝对温度成比例。第三项不与绝对温度成比例并且表示非线性依赖性。即，基射极间电压vbe表示对温度的非线性依赖性。当电阻比确定的常量被设置为k和l时，“(1)bgr核心电路10”中描述的bgr核心电路的一般公式(方程式8)可以由以下方程式12表示。δvbe表示两个双极型晶体管q1和q2的基射极间电压vbe的差电压。如还可以从方程式12理解，第一项中基射极间电压vbe的温度依赖性具有非线性。理论上不可能仅通过与绝对温度成比例的第二项来校正非线性温度依赖性。因此，在该实施方式的电压生成电路1中，输出电压vbgr的非线性温度依赖性由以下方法校正。在图7中，在电阻器r5和双极型晶体管q1和q2的发射极端子的耦合节点处的电势被设置为v2，并且校正电流被设置为icomp。为了更容易理解，假设r1＝r2＝r12，并且i1＝i2＝iptat。iptat可以根据vbe2＝vbe1+r12·iptat由以下方程式13表示。电流i根据基尔霍夫电流定律由以下方程式14表示，并且在电阻器r2中流动的电流ir3被表示为以下方程式15，使得电流i由以下方程式16表示。i＝2iptat+ir3…(14)因此，输出电压vbgr由以下方程式17表示。例如图3的bgr核心电路10，可以通过调节电阻器r3和r4降低输出电压vbgr。当pmos晶体管mp3和mp4的镜像比被设置为1:1时，校正电流icomp可以由以下方程式18表示。如方程式18所示，校正电流icomp基于输出电压vbgrc与双极型晶体管q3的基射极间电压vbe3之间的差电压vbe3而生成。由于在低温度侧上vbgrc小于vbe3，因此校正电流icomp不流动。在高温度侧上，校正电流icomp从vbgrc变得等于vbe3的温度处添加。因此，校正电流icomp由如下方程式19表示。因此，在电压生成电路1中，方程式17中第一项的基射极间电压vbe(对应于图2a中的vbe)的非线性通过第二项的iptat(对应于图2e的icomp)经受线性校正，并且还通过第三项的校正电流icomp(对应于图2e的icomp)经受非线性校正。通过根据具有温度依赖性的两个电压(输出电压vbgrc和基射极间电压vbe3，对应于图2d中的vbgrc和vbe)之间的差生成校正电流icomp，校正电流icomp从vbgrc＝vbe3的温度处添加。校正电流icomp的倾斜可以由电阻器r6的值控制。因此，通过调节vbgr的特性使得在期望的温度范围内满足关系vbgrc≥vbe3以校正温度特性，非线性温度特性可以被校正。上述计算是近似计算。实际中，在bgr核心电路10与校正电路20之间形成环路，并且执行反馈。因此，根据上文计算的略微偏差发生在如电阻值、校正电流icomp值等中。精确值可以通过仿真获得。在该示例中，由于电源电压vcc为大约1.0v并且在假设输出电压vbgr被设置为大约0.63v的情况下，校正电路20中双极型晶体管q3的级数为一。在输出电压为大约1.2v的情况下期望将校正电路20中双极型晶体管q3的级数设置为二。是否使用校正电路20可以由控制信号(掉电信号)控制。例如，存在以下方法。pmos晶体管mp6具有电源节点vcc与其耦合的源极端子并且具有pmos晶体管mp3的栅极端子与其耦合的漏极端子。分别向差分放大器a2的电源开关(未示出)和pmos晶体管mp6的栅极端子提供掉电信号pd和其反相信号pd_n。掉电信号pd是用于在其处于高电平时减少校正电路20的功率的控制信号。即，在没有使用校正电路20的情况下，掉电信号pd被设置为高电平。在该实例中，差分放大器a2的电源开关被关断，至差分放大器a2的电源被停止，pmos晶体管mp6被开启，以及pmos晶体管mp3和mp4被关断。因此，校正电路20的操作可以被停止。该方法还可以用于以下其它实施方式。在电压生成电路1中，通过使得bgr核心电路10的电阻器r1至r5和电阻器r6可变，可以在电压生成电路1的制造之后调节(修正)参考电压vbgr。即，为了校正在制造时器件变化的影响，在制造之后向电阻器r1至r6提供调节电阻值的功能。例如，通过向电阻器提供抽头(tap)以及通过半导体开关、熔断器等执行切换，电阻器可以在制造之后进行调节。用于保存抽头切换信息的位置可以位于半导体芯片的内部或外部。然而，信息以非易失性方式保存在熔断器或非易失性存储器中以便制造之后可重写。在制造中受器件变化影响的特性包括输出的绝对值(参考电压vbgr)和温度特性。例如，在图7的电路中，通过调节电阻器r3，即，通过在bgr核心电路10的制造之后改变电阻器r3的大小，可以改进输出(参考电压vbgr)的温度特性。通过改变电阻器r1＝r2＝r12的大小也可以得到类似改进。通过调节电阻器r4，可以改进输出(参考电压vbgr)的绝对值。通过调节电阻器r5和电阻器r6，可以改进输出(参考电压vbgr)的非线性效应。这些还可以从方程式17、19等容易理解。如电阻器r1至r6，优选使用相同器件类型的电阻器(例如，使用多晶硅的电阻器)。该方法还可以用于以下其它实施方式。修改接下来，将描述对第一实施方式的电压生成电路1的详细电路配置的修改。图8是图示了根据第一实施方式电压生成电路1的详细电路配置的修改的电路图。图8的电压生成电路1不同于图7的电压生成电路1，不同点在于2在校正电路20a中没有使用差分放大器a。在下文中，将主要描述与图7的电压生成电路1的不同点。在该实例中，bgr核心电路10向校正电路20a供应电流i而非参考电压vbgr。电流i是如图7的实例中i1(iptat)+i2(iptat)和ir3的总和，并且是pmos晶体管mp2中流动的电流。校正电路20a通过从对应于生成自电流i的参考电压vbgr的vbgrc中减去双极型晶体管q3的基射极间电压vbe3而生成校正电流icomp，并且使得该校正电流icomp反馈至电流生成单元101。校正电路20a例如具有双极型晶体管q3，电阻器r6、r10和r40，以及p沟道类型mos晶体管mp3和mp4。这里没有示出图7中所示的p沟道类型mos晶体管mp6。pmos晶体管mp5具有bgr核心电路10中pmos晶体管mp2的栅极端子与其耦合的栅极端子，并且具有电源节点vcc经由电阻器r10与其耦合的源极端子。电阻器r40的一端被耦合至pmos晶体管mp5的漏极并且另一端被耦合至接地节点。pmos晶体管mp5与电阻器r40之间的耦合节点被耦合至双极型晶体管q3的基极端子。另一双极型晶体管q3，电阻器r6以及pmos晶体管mp3和mp4与图7的实例类似。在bgr核心电路中省略电阻器r7和r8的情况下，还省略电阻器r10。电流镜电路包括pmos晶体管mp5和bgr核心电路10中的pmos晶体管mp2。因此，pmos晶体管mp2中流动的电流i还在pmos晶体管mp5中流动。因此，在pmos晶体管mp5与电阻器r40之间的连接节点处生成对应于输出电压vbgr的电压vbgrc。参考电压vbgrc被供应至双极型晶体管q3的基极端子。因此，图8的校正电路20a可以执行与图7的校正电路20类似的操作。在该实施方式中，同样在图8的电压生成电路1中，可以获得类似于图7的电压生成电路1的效果。另外，图8的校正电路20a与图7的校正电路20不同，其不使用差分放大器a2。因此，与图7的校正电路20相比电路面积可以被减少。第二实施方式将描述根据第二实施方式的半导体器件。在第二实施方式中，将描述如下实例，其中校正电路20基于参考电压vbgr(或电压vbgrc)以及双极型晶体管的基射极间电压vbe生成校正电流icomp并且通过该校正电流icomp校正参考电压vbgr的高温度侧。在该实施方式中，提供多个校正电路20。换言之，其中提供多个校正电路20的实施方式不同于其中校正电路20的数目为一的第一实施方式。在下文，将主要描述与第一实施方式的不同点。第二实施方式中的电压生成电路为如图3中所示的电压生成电路，并且如图4a至图4e所示在高温度侧上执行校正。图9是图示了根据第二实施方式电压生成电路1的详细电路配置的示例的电路图。电压生成电路1不同于图7的电压生成电路1，不同点在于校正电路20的数目为多个，例如，三个。在示图的示例中，校正电路20并非彼此独立存在但从电路的实质功能的角度被视为三个。该三个校正电路20可以彼此独立存在。在下文，将主要描述与图7的电压生成电路1的不同点。bgr核心电路10的输出单元102具有四个电阻器r4a、r4b、r4c和r4d。该电阻器r4a、r4b、r4c和r4d在pmos晶体管mp2的漏极端子与接地节点之间以此顺序串联耦合。在p沟道类型mos晶体管mp2的漏极端子与电阻器r4a之间连接节点处的电压作为参考电压vbgr。该参考电压vbgr被电阻器r4a、r4b、r4c和r4d划分。因此，在电阻器r4a与r4b之间连接节点的电压作为vbgrca向校正电路20输出。类似地，在电阻器r4b与r4c之间连接节点的电压作为vbgrcb向校正电路20输出。另外，在电阻器r4c与r4d之间连接节点的电压作为vbgrcc向校正电路20输出。满足如下关系：参考电压vbgr＞电压vbgrca＞电压vbgrcb＞电压vbgrcc。可以认为电压vbgrca、vbgrcb和vbgrcc为对应于电压vbgr的电压vbgrc。校正电路20例如具有差分放大器a2a、a2b和a2c，双极型晶体管q3a、q3b和q3c，电阻器r6a、r6b和r6c，以及p沟道类型mos晶体管mp3和mp4。在校正电路20中，校正电路20-1包括差分放大器a2a，双极型晶体管q3a，电阻器r6a，以及p沟道类型mos晶体管mp3和mp4。类似地，另一校正电路20-2包括差分放大器a2b，双极型晶体管q3b，电阻器r6b，以及p沟道类型mos晶体管mp3和mp4。此外，另一校正电路20-3包括差分放大器a2c，双极型晶体管q3c，电阻器r6c，以及p沟道类型mos晶体管mp3和mp4。因此，配置电流镜电路的pmos晶体管mp3和mp4由三个校正电路20-1至20-3共同使用。在示图中，没有图示图7中所示的p沟道类型mos晶体管mp6。在校正电路20-1中，差分放大器a2a接收bgr核心电路10的输出电压vbgrca并且配置为电压跟随器。双极型晶体管q3a具有差分放大器a2a的输出端子与其耦合的基极端子并且具有pmos晶体管mp3的漏极端子与其耦合的集电极端子。电阻器r6a被提供在双极型晶体管q3a的发射极端子与接地节点之间。校正电路20-1生成与通过从vbgrca减去双极型晶体管q3a的基射极间电压vbe3a获得的电压对应的校正电流icomp1。此时的阈值温度为图4a中的t2a。类似地，在校正电路20-2中，差分放大器a2b接收bgr核心电路10的输出电压vbgrcb并且配置为电压跟随器。双极型晶体管q3b具有差分放大器a2b的输出端子与其耦合的基极端子并且具有pmos晶体管mp3的漏极端子与其耦合的集电极端子。电阻器r6b被提供在双极型晶体管q3b的发射极端子与接地节点之间。校正电路20-2生成与通过从vbgrcb减去双极型晶体管q3b的基射极间电压vbe3b获得的电压对应的校正电流icomp2。此时的阈值温度为图4b中的t2b。类似地，在校正电路20-3中，差分放大器a2c接收bgr核心电路10的输出电压vbgrcc并且作为电压跟随器。双极型晶体管q3c具有差分放大器a2c的输出端子与其耦合的基极端子并且具有pmos晶体管mp3的漏极端子与其耦合的集电极端子。电阻器r6c被提供在双极型晶体管q3c的发射极端子与接地节点之间。校正电路20-3生成与通过从vbgrcc减去双极型晶体管q3c的基射极间电压vbe3c获得的电压对应的校正电流icomp3。此时的阈值温度为图4c中的t2c。pmos晶体管mp3和mp4与图7的实例类似。pmos晶体管mp3和mp4配置电流镜电路，其从pmos晶体管mp4输出在双极型晶体管q3(q3a、q3b和q3c)的集电极侧上流动的电流。pmos晶体管mp3和mp4由三个校正电路20-1至20-3共同使用。因此，从pmos晶体管mp4输出的校正电流icomp为校正电流icomp1、icomp2和icomp3的总和。在该实例中，如用于改变每个校正电路20中的阈值温度t2(t2a、t2b和t2c)的方法，例如，存在用于改变电阻器r4a、r4b、r4c和r4d的值的方法。因此，改变电压vbgrca、vbgrcb和vbgrcc，使得与电压vbe3的交叉点被改变(参考图2d)。因此，改变了阈值温度t2a、t2b和t2c。另一方面，如用于改变校正电流icomp的增加/减少的温度依赖性(图4a、图4b和图4c中曲线图的倾斜)的方法，存在用于改变电阻器r6a、r6b和r6c的大小的方法。电阻器越大，倾斜变得越小。bgr核心电路10和校正电路20的其它配置、操作和原理与图7的实例类似。同样在该实施方式中，可以获得与图7电压生成电路1类似的效果。另外，在该实例中，通过增加校正电路20，可以获得参考图4a至图4e描述的效果。修改1现将描述根据第二实施方式的电压生成电路1的详细电路配置的修改。图10是图示了根据第二实施方式电压生成电路1的详细电路配置的修改的电路图。图10的电压生成电路1不同于图9的电压生成电路1，不同点在于在校正电路20b(20b-1至20b-3)中没有使用差分放大器a2a至a2c。在下文中，将主要描述与图9的电压生成电路1的不同点。差分放大器a2a至a2c被提供用于供应双极型晶体管q3a至q3c的基极电流。其可以在来自pmos晶体管mp2的基极电流的直接供应的参考电压vbgr的影响可以被忽略的情况下被省略。在该实施方式中，同样在图10的电压生成电路1中，可以获得类似于图9的电压生成电路1的实例的效果。另外，与图9的校正电路20不同，图10的校正电路20b不使用差分放大器a2a至a2c。因此，与图9的校正电路20相比，电路面积可以被减小。修改2此外，将描述根据第二实施方式的电压生成电路1的详细电路配置的修改。图11是图示了根据第二实施方式电压生成电路1的详细电路配置的修改的电路图。图11的电压生成电路1不同于图10的电压生成电路1，不同点在于bgr核心电路10不具有划分参考电压vbgr的电阻器r4a至r4d，但校正电路20a具有具备相同功能的电阻器r40a至r40d。在下文中，将主要描述与图10的电压生成电路1的不同点。在该实例中，bgr核心电路10向校正电路20a供应电流i而不供应参考电压vbgr。电流i是如在图9的实例中i1(iptat)+i2(iptat)和ir3的总和，并且是pmos晶体管mp2中流动的电流。没有提供用于划分参考电压vbgr的电阻器r4a、r4b、r4c和r4d。校正电路20a通过从对应于生成自电流i的参考电压vbgr的vbgrc中减去双极型晶体管q3的基射极间电压vbe3生成校正电流icomp，并且使得该校正电流icomp反馈至电流生成单元101。校正电路20a例如具有双极型晶体管q3a、q3b和q3c，电阻器r6a、r6b、r6c、r10、r40a、r40b、r40c和r40d，以及p沟道类型mos晶体管mp3、mp4和mp5。在校正电路20a中，校正电路20a-1包括双极型晶体管q3a，电阻器r6a、r10、r40a、r40b、r40c和r40d，以及p沟道类型mos晶体管mp3、mp4和mp5。类似地，另一校正电路20a-2包括双极型晶体管q3b，电阻器r6b、r10、r40a、r40b、r40c和r40d，以及p沟道类型mos晶体管mp3、mp4和mp5。此外，另一校正电路20a-3包括双极型晶体管q3c，电阻器r6c、r10、r40a、r40b、r40c和r40d，以及p沟道类型mos晶体管mp3、mp4和mp5。因此，电阻器r10、r40a、r40b、r40、和r40d，以及配置电流镜电路的p沟道类型mos晶体管mp5和配置另一电流镜电路的pmos晶体管mp3和mp4由三个校正电路20a-1至20a-3共同使用。在示图中，没有图示图7中所示的p沟道类型mos晶体管mp6。电阻器r40a可以被省略。pmos晶体管mp5具有bgr核心电路10中pmos晶体管mp2的栅极端子与其耦合的栅极端子，并且具有电源节点vcc经由电阻器r10与其耦合的源极端子。电阻器r40a、r40b、r40c和r40d在pmos晶体管mp5的漏极端子与接地节点之间以此顺序串联耦合。在pmos晶体管mp5的漏极端子与电阻器r40a之间连接节点处的电压等于参考电压vbgrc(在该实例中，等于vbgr)。该电压vbgrc被电阻器r40a、r40b、r40c和r40d划分。因此，在电阻器r40a与r40b之间连接节点处的电压作为vbgrca向双极型晶体管q3a的基极端子输出。类似地，在电阻器r40b与r40c之间连接节点的电压作为vbgrcb向双极型晶体管q3b的基极端子输出。另外，在电阻器r40c与r40d之间连接节点的电压作为vbgrcc向双极型晶体管q3c的基极端子输出。满足如下关系：参考电压vbgr＞电压vbgrca＞电压vbgrcb＞电压vbgrcc。可以认为电压vbgrca、vbgrcb和vbgrcc为对应于电压vbgr的电压vbgrc。双极型晶体管q3a、q3a和q3c，电阻器r6a、r6b和r6c，以及p沟道类型mos晶体管mp3和mp4之间的关系与图10的实例类似。电流镜电路包括pmos晶体管mp5和bgr核心电路10中的pmos晶体管mp2。因此，pmos晶体管mp2中流动的电流i还在pmos晶体管mp5中流动。因此，在pmos晶体管mp5与电阻器r40之间的连接节点处生成电压vbgrc(＝电压vbgr)。参考电压vbgrc被电阻器r40a、r40b和r40c划分并且作为电压vbgrca、vbgrcb和vbgrcc被供应至双极型晶体管q3a、q3b和q3c的基极端子。因此，图11的校正电路20a-1至20a-3可以执行与图10的校正电路20a-1至20a-3类似的操作。在该实例中，如用于改变每个校正电路20中的阈值温度t2(t2a、t2b和t2c)的方法，例如，存在用于改变电阻器r40a、r40b、r40c和r40d的值的方法。因此，改变电压vbgrca、vbgrcb和vbgrcc，使得与电压vbe3的交叉点被改变(参考图2d)。因此，改变了阈值温度t2a、t2b和t2c。另一方面，如用于改变校正电流icomp的增加/减少的温度依赖性(图4a、图4b和图4c中曲线图的倾斜)的方法，存在用于改变电阻器r6a、r6b和r6c的大小的方法。电阻器越大，倾斜变得越小。bgr核心电路10和校正电路20的其它配置、操作和原理与图9的实例类似。在该实施方式中，同样在图11的电压生成电路1中，可以获得与图10电压生成电路1类似的效果。另外，不同于图10的bgr核心电路10，图11的bgr核心电路10不使用电阻器r4进行分压。因此，可以简化在bgr核心电路10上的布线。在该实施方式中，是否使用校正电路20可以由第一实施方式中描述的控制信号(掉电信号)控制。例如，其可以通过向pmos晶体管mp6的栅极端子供应掉电信号pd执行。即，每个实施方式中的电压生成电路1可以通过掉电信号选择性地开启/关断多个校正电路20中期望的校正电路20。例如，在无需考虑温度依赖性的周围环境的情况下或者在系统要求的输出电压vbgr的精度不高的情况下，可以关断多个校正电路20的所有或一部分校正电路。相反，在需要考虑温度依赖性的周围环境的情况下或者在系统要求的输出电压vbgr的精度非常高的情况下，可以开启多个校正电路20的所有校正电路。换言之，在实施方式的电压生成电路1中，输出电压vbgr的温度依赖性的曲线图可以预先或随后成为期望弧线。通过此方式，校正电路20中不必要消耗的功率可以被抑制，并且可以节省功率。这还可以类似地应用于具有多个校正电路20的以下其它实施方式。第三实施方式将描述根据第三实施方式的半导体器件。在第三实施方式中，将描述如下实例，其中校正电路20基于参考电压vbgr(或电压vbgrc)以及双极型晶体管的基射极间电压vbe生成校正电流icomp并且通过该校正电流icomp校正参考电压vbgr的低温度侧。在该实施方式中，校正电路20的数目为一。换言之，该实施方式不同于用于校正参考电压vbgr的高温度侧的第一实施方式，不同点在于该实施方式校正的是参考电压vbgr的低温度侧。在下文，将主要描述与第一实施方式的不同点。该实施方式的电压生成电路为图1中所示的电压生成电路，并且如图5a至图5e(校正电路20的数目为一)所示在低温度侧上执行校正。图12是图示了根据第三实施方式电压生成电路1的详细电路配置的示例的电路图。电压生成电路1不同于图8的电压生成电路1，不同点在于校正电路20c中没有使用电阻器r40而使用了二极管d1和d2。在下文，将主要描述与图8的电压生成电路1的不同点。校正电路20c通过从与生成自电流i的二极管的正向电压两倍高的电压2vd中减去双极型晶体管q3的基射极间电压vbe3而生成校正电流icomp，并且使得该校正电流icomp反馈至电流生成单元101。校正电路20c例如具有双极型晶体管q3，电阻器r6和r10、二极管d1和d2以及p沟道类型mos晶体管mp3、mp4和mp5。在该实例中，没有图示图7中所示的p沟道类型mos晶体管mp6。pmos晶体管mp5具有bgr核心电路10中pmos晶体管mp2的栅极端子与其耦合的栅极端子，并且具有电源节点vcc经由电阻器r10与其耦合的源极端子。二极管d1和d2的一端被耦合至pmos晶体管mp5的漏极，并且另一端被耦合至接地节点。pmos晶体管mp5与二极管d1和d2之间的连接节点被耦合至双极型晶体管q3的基极端子。其它双极型晶体管q3，电阻器r6和r10，以及pmos晶体管mp3和mp4与图8的实例类似。电流镜电路包括pmos晶体管mp5和bgr核心电路10中的pmos晶体管mp2。因此，pmos晶体管mp2中流动的电流i还在pmos晶体管mp5中流动。因此，在pmos晶体管mp5与二极管d1之间的连接节点处的电压为与该二极管正向电压两倍大的电压2vd。电压2vd被提供至双极型晶体管q3的基极端子。通过操作，校正电流icomp以类似于图8的实例的方式生成。当周围温度升高时，二极管d1和d2的正向电压减少。因此，当电流i为常量时，电压2vd减少，以及双极型晶体管q3的基极电压正在减少并且校正电流icomp也在减少。因此，在预先确定的温度t2(阈值温度)或更高温度下，双极型晶体管q3的基极电压变得非常低(阈值电压或更少)，没有电流通过双极型晶体管q3。因此，也没有电流在包括pmos晶体管mp3和mp4的电流镜电路中流动。因此，校正电流icomp变为零。即，校正电流icomp随温度增加而减少并且在高于阈值温度t2的温度下不流动。换言之，校正电流icomp从阈值温度t2向低温度侧单调增加。如上所述，校正电路20c是能够实现如在图5a至图5e中所示在低温度侧上校正的电路。虽然该实施方式涉及校正电路20的数目为一的实例，但是通过使用如在第二实施方式中的具有不同阈值温度的多个校正电路，还可以实现更高的精度。在该实例中，如使得多个校正电路20c中阈值温度t2彼此不同的方法，例如，当二极管d1与d2彼此相等时，存在用于改变二极管数目的方法。数目越大，阈值温度t2变得越高。如用于改变校正电流icomp的增加/减少的温度依赖性(图5a等中曲线图的倾斜)的方法，存在用于改变电阻器r6的大小的方法。电阻越大，倾斜变得越小。在该实例中，通过与图11等实例类似的方式，在多个校正电路20c中，例如多个二极管和pmos晶体管mp3、mp4和mp5还可以被共同使用。bgr核心电路10的其它配置、操作和原理与图8的实例类似。在该实施方式中，与图2b中参考电压vbgr的实例相比，参考电压vbgr对温度的改变可以在低温度侧上的广泛范围内减少。即，可以增加参考电压vbgr的精度。修改接下来，将描述根据第三实施方式的电压生成电路的详细电路配置的修改。图13是图示了根据第三实施方式电压生成电路的详细电路配置的修改的电路图。图13的电压生成电路1不同于图12的电压生成电路1，不同点在于校正电路20d没有使用双极型晶体管q3而使用了n沟道类型mos晶体管mn1。在下文中，将主要描述与图12的电压生成电路1的不同点。校正电路20d例如具有n沟道类型mos晶体管mn1、mn2和mn3，电阻器r6和r10、以及p沟道类型mos晶体管mp3、mp4和mp5。在该实例中，没有图示图7中所示的p沟道类型mos晶体管mp6。pmos晶体管mp5具有bgr核心电路10中pmos晶体管mp2的栅极端子与其耦合的栅极端子，并且具有电源节点vcc经由电阻器r10与其耦合的源极端子。nmos晶体管mn2的漏极端子被耦合至栅极端子和pmos晶体管mp5的漏极端子。nmos晶体管mn3的漏极端子被耦合至栅极端子和nmos晶体管mn2的源极端子，并且nmos晶体管mn3的源极端子被耦合至接地节点。nmos晶体管mn1具有耦合至nmos晶体管mn2的栅极端子的栅极端子，耦合至电阻器r6一端的源极端子，以及耦合至pmos晶体管mp3的漏极端子的漏极端子。nmos晶体管mn2和mn3二极管耦合。即，它们可以被认为是图12中的二极管d1和d2。其它，电阻器r6和r10，以及p沟道类型mos晶体管mp3和mp4与图12的实例相同。电流镜电路包括pmos晶体管mp5和bgr核心电路10中的pmos晶体管mp2。因此，pmos晶体管mp2中流动的电流i还在pmos晶体管mp5中流动。在pmos晶体管mp5与nmos晶体管mn2之间的连接节点处的电压为与该nmos晶体管的阈值电压两倍大的电压2vth。电压2vth被提供至nmos晶体管mn1的栅极端子。因此，nmos晶体管mn1被关断，电流在包括pmos晶体管mp3和mp4的电流镜电路中流动，并且生成校正电流icomp。然而，当周围温度升高时，二极管耦合的nmos晶体管mn2和mn3的阈值电压减少。与其伴随的是，当电流i为常量时，电压2vth减少，以及nmos晶体管mn1的栅极电压正在减少并且校正电流icomp也在减少。因此，在预先确定的温度t2(阈值温度)或更高温度下，nmos晶体管mn1的栅极电压变得非常低(阈值电压或更少)，没有电流通过nmos晶体管mn1。因此，也没有电流在包括pmos晶体管mp3和mp4的电流镜电路中流动。因此，校正电流icomp变为零。即，校正电流icomp随温度增加而减少并且在高于阈值温度t2的温度下不流动。换言之，校正电流icomp从阈值温度t2向低温度侧单调增加。如上所述，校正电路20d是能够实现如在图5a至图5e中所示在低温度侧上校正的电路。虽然该实施方式还涉及校正电路20的数目为一的实例，但是通过使用如上文所述的具有不同阈值温度的多个校正电路，还可以实现更高精度的校正。在该实例中，通过增加/减少二极管耦合的nmos晶体管，可以改变阈值温度t2。bgr核心电路10的其它配置、操作和原理与图8的实例类似。在该实施方式中，同样在图13电压生成电路1中，可以获得与图12电压生成电路1的实例类似的效果。第二实施方式涉及对高温度侧的校正，并且第三实施方式涉及对低温度侧的校正。该校正还可以组合。例如，校正电路20a被用作针对高温度的校正电路20，并且校正电路20c被用作针对低温度的校正电路20。通过此方式，可以实现用于校正如图6a至图6d中所示参考电压vbgr的高温度侧和低温度侧两者上的温度特性的方法。第四实施方式将描述根据第四实施方式的半导体器件。在第四实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe的电流以及根据双极型晶体管基射极间电压vbe的电流而生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的高温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第四实施方式不同于第二实施方式，不同点在于用于生成校正电流icomp的电流种类。在下文，将主要描述与第二实施方式的不同点。第四实施方式的电压生成电路为图3中所示的电压生成电路，并且如图4a至图4e所示在高温度侧上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图14是图示了根据第四实施方式电压生成电路的详细电路配置的示例的电路图。bgr核心电路10通过电流生成单元101生成通过将根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压(δvbe)的电流、根据双极型晶体管q的基射极间电压vbe2的电流和校正电路20生成的校正电流icomp相加获得的电流。生成的电流被转换成参考电压vbgr并通过电压输出单元102输出该电压。此外，bgr核心电路10生成如根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流iptat1和iptat2，还根据双极型晶体管的基射极间电压vbe生成电流ivbe，并且向校正电路20输出生成的电流。稍后将描述bgr核心电路10的详细配置。校正电路20-1基于电流iptat1和电流ivbe生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat2和电流ivbe生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1例如具有恒流源ivbe，恒流源iptat1，以及p沟道类型mos晶体管mp31和mp32。图14中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源ivbe的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流ivbe从电源节点vcc向接地节点传送恒流ivbe。恒流源iptat1的一端被耦合至恒流源ivbe的另一端，并且另一端被耦合至接地节点以便从电源节点vcc向接地节点传送恒流iptat1。pmos晶体管mp31具有电源节点vcc与其耦合的源极端子并且具有栅极端子以及恒流源ivbe和恒流源iptat1的连接节点与其耦合的漏极端子。pmos晶体管mp32具有电源节点vcc与其耦合的源极端子并且具有pmos晶体管mp31的栅极端子与其耦合的栅极端子。pmos晶体管mp31和mp32配置电流镜电路。电流镜电路根据恒流源ivbe和恒流iptat1的连接节点中流动的差电流(δi1＝iptat1-ivbe)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0(即，iptat1≥ivbe)的情况下，δi1＝icomp1流动。校正电路20-2例如具有恒流源ivbe，恒流源iptat2，以及p沟道类型mos晶体管mp33和mp34。图14中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源ivbe的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流ivbe从电源节点vcc向接地节点传送恒流ivbe。恒流源iptat2的一端被耦合至恒流源ivbe的另一端，并且另一端被耦合至接地节点以便从电源节点vcc向接地节点传送恒流iptat2。pmos晶体管mp33具有电源节点vcc与其耦合的源极端子并且具有栅极端子以及恒流源ivbe和恒流源iptat2的连接节点与其耦合的漏极端子。pmos晶体管mp34具有电源节点vcc与其耦合的源极端子并且具有pmos晶体管mp33的栅极端子与其耦合的栅极端子。pmos晶体管mp33和mp34配置电流镜电路。电流镜电路根据恒流源ivbe和恒流iptat2的连接节点中流动的差电流(δi2＝iptat2-ivbe)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0(即，iptat2≥ivbe)的情况下，δi2＝icomp2流动。图15a至图15c是图示了用于校正在图14的实例中的电压生成电路中温度特性的方法的原理的曲线图。在每个曲线图中，纵轴指示电流或电压，并且横轴指示温度。曲线图旨在图示概念而不总是在数值上准确。如图15a所示，从bgr核心电路10供应电流iptat1、iptat2和ivbe。电流iptat1和iptat2是根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流并且与绝对温度成比例。电流ivbe是根据双极型晶体管的基射极间电压vbe的电流并且是非线性的。如图15b所示，校正电路20-1基于恒流ivbe和恒流iptat1生成差电流(δi1＝iptat1-ivbe)，如校正电流icomp1。在该实例中，在δi1≥0的阈值温度t1或更高温度下时，即满足iptat1≥ivbe，生成δi1＝icomp1。类似地，校正电路20-2基于恒流ivbe和恒流iptat2生成差电流(δi2＝iptat2-ivbe)，如校正电流icomp2。在该实例中，在δi2≥0的阈值温度t2或更高温度下时，即满足iptat2≥ivbe，生成δi2＝icomp2。因此，最终校正电流icomp是icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同电流iptat1和iptat2。如图15c所示，bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。即，通过转换通过将根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压(δvbe)的电流与根据双极型晶体管q4的基射极间电压vbe4的电流相加导出的电流获得相加之前的参考电压vbgr。最终参考电压vbgr的曲线图(图15c)具有以下形状，该形状具有在温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。满足关系t1＜t2。即，与图2b和图2c中的参考电压vbgr相比，图15c的参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的高温度侧)。即，参考电压vbgr的精度可以被进一步改进。接下来，将描述该实施方式的bgr核心电路10。图16是图示了bgr核心电路10的详细电路配置的示例的电路图。bgr核心电路10具有电流生成单元101、电压输出单元102和第一电流生成单元103。电流生成单元101例如具有npn类型双极型晶体管q1、q2和q4，电阻器r1、r2、r4、r7、r8和rz，电容器cc，差分放大器a1以及p沟道类型mos晶体管mp1和mp2。电压输出单元102例如具有电阻器r3。第一电流生成单元103例如具有电阻器r17和r18，以及p沟道类型mos晶体管mp13和mp14。在电流生成单元101中，双极型晶体管q1和q2的发射极端子共同耦合至接地节点。双极型晶体管q1的基极端子被耦合至双极型晶体管q2的集电极端子。双极型晶体管q1的发射极面积是双极型晶体管q2的发射极面积的n倍大(n是整数2或更大)。即，设置使得当相同电流通过双极型晶体管q1和q2时，双极型晶体管q2的发射极电流密度是晶体管q1的的发射极电流密度的“n”倍高。在示图的示例中，“n”等于20。电阻器r1的一端被耦合至双极型晶体管q2的基极端子，并且另一端被耦合至双极型晶体管q1的集电极端子。电阻器r2的一端被耦合至电阻器r1的一端，并且另一端被耦合至双极型晶体管q2的集电极端子。对于差分放大器a1，供应双极型晶体管q1和q2的每个的集电极侧上的电势。pmos晶体管mp1和mp2的每个具有向其供应差分放大器a1的输出电压的栅极端子，并且具有电源节点vcc经由电阻器r7或r8与其耦合的源极端子。pmos晶体管mp1的漏极端子被耦合至电阻器r1和r2的连接节点。通过此方式，形成反馈环路。双极型晶体管q4的集电极端子和基极端子被耦合至pmos晶体管mp2的漏极端子。电阻器r4的一端被耦合至双极型晶体管q4的发射极端子并且另一端被耦合至接地节点。电阻器rz和电容器cc以此顺序串联耦合并且耦合至差分放大器a1的输出侧以及pmos晶体管mp1的漏极端子。那些元件是用于相位补偿的元件以防止电路振荡并且与电流和电压的生成没有直接关系。在输出单元102中，电阻器r3的一端被耦合至pmos晶体管mp2的漏极端子并且另一端被耦合至接地节点。来自校正电路20的校正电流icomp被供应至电阻器r3与pmos晶体管mp2的漏极端子之间的连接节点。连接节点处的电压作为参考电压vbgr被输出。在连接节点处，满足以下方程式20。当方程式被整理时，获得方程式21。vbe表示双极型晶体管q4的基射极间电压vbe4，2iptat表示根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的电流(i＝i1+i2)。icomp表示来自校正电路20的校正电流。因此，三个电流被供应至连接节点。具体地，三个电流是根据双极型晶体管q4的基射极间电压vbe4的电流，根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压的电流，以及来自校正电路20的校正电流icomp。通过将该三个电流(或电压)相加，如图15c所示，参考电压vbgr的精度可以在相对广泛范围内变高。在第一电流生成单元103中，pmos晶体管mp13具有pmos晶体管mp2的栅极端子与其耦合的栅极端子并且具有电源节点vcc经由电阻器r17与其耦合的源极端子。pmos晶体管mp14具有pmos晶体管mp2的栅极端子与其耦合的栅极端子并且具有电源节点vcc经由电阻器r18与其耦合的源极端子。pmos晶体管mp13和mp14与pmos晶体管mp2一起配置电流镜电路。根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压的电流i(＝i1+i2＝2iptat)流向pmos晶体管mp2。因此，根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压的电流(∝iptat)也可以向pmos晶体管mp13和mp14传送。通过使得pmos晶体管mp13和mp14的电流镜像比不同，可以生成不同的电流iptat1和iptat2。在一个电流iptat1足够的情况下，可以省略pmos晶体管mp14。在电压vptat必要的情况下，足以通过使用电阻器等将电流iptat转换成电压。图17a是图示了bgr核心电路10的第二电流生成电路104的详细电路配置的示例的电路图。第二电流生成电路104具有双极型晶体管q11，电阻器r14，p沟道类型mos晶体管mp21、mp22、mp23和mp24，以及差分放大器apm10。第二电流生成电路104生成根据双极型晶体管q11的基射极间电压vbe11的电流。pmos晶体管mp21和mp22的源极端子被耦合至电源节点，并且栅极端子被共同耦合。差分放大器apm10具有耦合至pmos晶体管mp21和mp22的漏极端子的两个输入端子，并且具有耦合至pmos晶体管mp21和mp22的栅极端子的两个输出端子。双极型晶体管q11具有耦合至pmos晶体管mp21的漏极端子的基极端子和集电极端子并且具有耦合至接地节点的发射极端子。电阻器r14的一端被耦合至pmos晶体管mp22的漏极端子，并且另一端被耦合至接地节点。pmos晶体管mp21和mp22配置电流镜电路。因此，在pmos晶体管mp21中流动的根据双极型晶体管q11的基射极间电压vbe11的电流也在pmos晶体管mp22中流动。pmos晶体管mp23具有pmos晶体管mp22的栅极端子与其耦合的栅极端子并且具有电源节点与其耦合的源极端子。pmos晶体管mp24具有pmos晶体管mp22的栅极端子与其耦合的栅极端子并且具有电源节点与其耦合的源极端子。pmos晶体管mp23和mp24与pmos晶体管mp22一起配置电流镜电路。根据双极型晶体管q11的基射极间电压vbe11的电流流向pmos晶体管mp22并且对应于该电流的电流还向pmos晶体管mp23和mp24。通过使得pmos晶体管mp23和mp24的电流镜像比不同，可以生成不同的电流ivbe1和ivbe2。在一个电流ivbe足够的情况下，可以省略pmos晶体管mp24。在电压vvbe必要的情况下，足以通过使用电阻器等将电流ivbe转换成电压。图17b是图示了bgr核心电路10的第二电流生成电路104的详细电路配置的另一示例的电路图。图17b的实例不同于图17a的实例，不同点在于没有使用差分放大器。在下文，将描述该不同点。第二电流生成电路104具有双极型晶体管q11，电阻器r14，p沟道类型mos晶体管mp21、mp22、mp23和mp24，以及n沟道类型mos晶体管mn11和mn12。第二电流生成电路104生成根据双极型晶体管q11的基射极间电压vbe11的电流。pmos晶体管mp21和mp22的源极端子被耦合至电源节点，并且栅极端子被共同耦合。pmos晶体管mp22的栅极端子被耦合至漏极端子。nmos晶体管mn11的漏极端子和栅极端子被耦合至pmos晶体管mp21的漏极端子，并且源极端子被耦合至双极型晶体管q11的集电极端子。nmos晶体管mn12具有耦合至pmos晶体管mp22的漏极端子的漏极端子，耦合至nmos晶体管mn11的栅极端子的栅极端子，以及耦合至电阻器r14一端的源极端子。还在该实例中，pmos晶体管mp21和mp22配置电流镜电路。pmos晶体管mp23和mp24与pmos晶体管mp22一起配置电流镜电路。因此，还在该实例中，通过与图17a类似的方式，可以生成电流ivbe1和ivbe2。图18是图示了根据第四实施方式电压生成电路1的详细电路配置的示例的局部电路图。在示图的示例中，如图14的电压生成电路1的详细电路配置，如bgr核心电路10，图示了通过组合图16和图17a获得的电路。如bgr核心电路10，仅图示了与通过组合图16和图17获得的电路中输出有关的pmos晶体管mp13和mp23以及nmos晶体管mn15。如校正电路20，仅图示了校正电路20-1。没有图示pmos晶体管mp13的源极端子中插入的电阻器r17。在校正电路20-1中，恒流源ivbe被实现为pmos晶体管mp33。pmos晶体管mp33具有耦合至电源节点的源极端子，以及耦合至恒流源iptat1的漏极端子。此外，pmos晶体管mp33的栅极端子被耦合至第二电流生成电路104中pmos晶体管mp23的漏极端子和栅极端子。通过配置，pmos晶体管mp33和mp23配置电流镜电路。因此，pmos晶体管mp23中生成的电流ivbe被反映在pmos晶体管mp33中。即，可以认为电流ivbe实质上从bgr核心电路10(在第二电流生成单元104中)向恒流源ivbe(pmos晶体管mp33)供应。在校正电路20-1中，恒流源iptat1被实现为nmos晶体管mn31。nmos晶体管mn31具有耦合至接地节点的源极端子，以及耦合至恒流源ivbe的漏极端子。此外，nmos晶体管mn31的栅极端子被耦合至第一电流生成单元103中nmos晶体管mn15的栅极端子和漏极端子。nmos晶体管mn15具有耦合至接地节点的源极端子并且具有耦合至pmos晶体管mp13的漏极的栅极端子和漏极端子。pmos晶体管mp13中流动的电流iptat1类似地在nmos晶体管mn15中流动。nmos晶体管mn31和mn15配置电流镜电路。因此，在pmos晶体管mp13中生成并且还在nmos晶体管mn15中流动的电流iptat1被反映在nmos晶体管mn31中。即，可以认为电流iptat1实质上从bgr核心电路10(在第一电流生成单元103中)向恒流源iptat1(nmos晶体管mn31)供应。通过此方式，实现图14中所示的电压生成电路1。图16至图18中所示的电路配置是例示性的并且可以使用具有类似功能的其它电路配置。修改接下来，将描述对根据第四实施方式电压生成电路的详细电路配置的修改。图19是图示了根据第四实施方式电压生成电路1的详细电路配置的修改的电路图。在图14的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流ivbe并且不同电流被用作电流iptat。然而，在图19的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流ivbe并且相同电流被用作电流iptat。在下文，将主要描述与图14的实例不同的点。bgr核心电路10生成iptat作为根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流，还生成根据双极型晶体管的基射极间电压vbe的电流ivbe1和ivbe2，并且向校正电路20输出生成的电流。bgr核心电路10的其它功能和配置与图14的实例类似。bgr核心电路10的详细配置如图16至图18中所示。校正电路20-1基于电流iptat和电流ivbe1生成校正电流icomp1并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电流ivbe2生成校正电流icomp2并且使得校正电流icomp2反馈至电流生成单元101。与图14的实例相反，校正电路20-1和20-2使用彼此不同的恒流ivbe1和ivbe2，以及相同的恒流源iptat。其它与图14的实例类似。因此，在校正电路20-1中，包括pmos晶体管mp31和mp32的电流镜电路根据恒流源ivbe1和恒流源iptat的连接节点中流动的差电流(δi1＝iptat-ivbe1)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0的情况下，即，iptat≥ivbe1，δi1＝icomp1流动。另一方面，在校正电路20-2中，包括pmos晶体管mp33和mp34的电流镜电路根据恒流源ivbe2和恒流源iptat的连接节点中流动的差电流(δi2＝iptat-ivbe2)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0的情况下，即，iptat≥ivbe2，δi2＝icomp2流动。图20a至图20c是图示了用于校正在图19的实例中的电压生成电路中非线性温度特性的方法的原理的曲线图。在每个曲线图中，纵轴指示电流或电压，并且横轴指示温度。曲线图旨在图示概念而不总是在数值上准确。如图20a所示，从bgr核心电路10供应电流iptat、ivbe1和ivbe2。电流iptat是根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流并且与绝对温度成比例。电流ivbe1和ivbe2是根据双极型晶体管的基射极间电压vbe的电流并且是非线性的。如图20b所示，校正电路20-1基于恒流ivbe1和恒流iptat生成差电流(δi1＝iptat-ivbe1)，如校正电流icomp1。在该实例中，在δi1≥0的阈值温度t1或更高温度下时，即满足iptat≥ivbe1，生成δi1＝icomp1。类似地，校正电路20-2基于恒流ivbe2和恒流iptat生成差电流(δi2＝iptat-ivbe2)，如校正电流icomp2。在该实例中，在δi2≥0的阈值温度t2或更高温度下时，即满足iptat≥ivbe2，生成δi2＝icomp2。因此，最终校正电流icomp是icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同电流ivbe1和ivbe2。如图20c所示，bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。即，通过转换通过将根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压(δvbe)的电流与根据双极型晶体管q4的基射极间电压vbe4的电流相加导出的电流获得相加之前的参考电压vbgr。最终参考电压vbgr的曲线图(图20)具有以下形状，该形状具有在温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。满足关系t1＜t2。即，与图2b和图2c中的参考电压vbgr相比，图20c的参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的高温度侧)。即，参考电压vbgr的精度可以被进一步改进。第五实施方式将描述根据第五实施方式的半导体器件。在第五实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe的电流以及预先确定的恒流生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的高温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第五实施方式不同于第四实施方式，不同点在于用于生成校正电流icomp的电流种类。在下文，将主要描述与第四实施方式的不同点。第五实施方式的电压生成电路为图3中所示的电压生成电路，并且如图4a至图4e所示在高温度侧上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图21是图示了根据第五实施方式电压生成电路1的详细电路配置的示例的电路图。bgr核心电路10通过电流生成单元101生成通过将根据具有不同发射极面积的两个双极型晶体管q1和q2的基射极间电压的差电压(δvbe)的电流、根据双极型晶体管q4的基射极间电压vbe4的电流和校正电路20生成的校正电流icomp相加获得的电流。生成的电流被转换成参考电压vbgr并且通过电压输出单元102输出该电压。此外，bgr核心电路10生成如根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流iptat，并且向校正电路20输出生成的电流。图16至图18中图示了bgr核心电路10的详细配置。校正电路20-1基于电流iptat和电阻器r31生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电阻器r32生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1例如具有电阻器r31，恒流源iptat，以及p沟道类型mos晶体管mp31。图21中未示出图7中所示的p沟道类型mos晶体管mp6。电阻器r31的一端被耦合至电源节点vcc并且另一端被耦合至恒流源iptat，该电阻器r31传送根据所供应的电压的电流。恒流源iptat的一端被耦合至电阻器r31的另一端，并且另一端被耦合至接地节点以便基于来自bgr核心电路10的电流iptat从电源节点vcc向接地节点传送恒流iptat。pmos晶体管mp31具有电源节点vcc与其耦合的源极端子并且具有电阻器r31与恒流源iptat的连接节点与其耦合的栅极端子。pmos晶体管mp31的栅极电压由根据电阻器r31和恒流源iptat的电压控制，并且pmos晶体管mp31从漏极端子输出校正电流icomp1。在iptat·r31≥pmos晶体管mp31的阈值电压的绝对值的情况下，icomp1流动。校正电路20-2例如具有电阻器r32，恒流源iptat，以及p沟道类型mos晶体管mp32。图21中未示出图7中所示的p沟道类型mos晶体管mp6。电阻器r32的一端被耦合至电源节点vcc并且另一端被耦合至恒流源iptat，该电阻器r32传送根据所供应的电压的电流。恒流源iptat的一端被耦合至电阻器r32的另一端，并且另一端被耦合至接地节点以便基于来自bgr核心电路10的电流iptat从电源节点vcc向接地节点传送恒流iptat。pmos晶体管mp32具有电源节点vcc与其耦合的源极端子并且具有电阻器r32与恒流源iptat的连接节点与其耦合的栅极端子。pmos晶体管mp32的栅极电压由根据电阻器r32和恒流源iptat的电压控制，并且pmos晶体管mp32从漏极端子输出校正电流icomp2。在iptat·r32≥pmos晶体管mp32的阈值电压的绝对值的情况下，icomp2流动。在校正电路20-1中，在满足关系iptat·r31≥pmos晶体管mp31的阈值电压的绝对值的阈值温度t1或更高温度下，生成icomp1。类似地，在校正电路20-2中，在满足关系iptat·r32≥pmos晶体管mp32的阈值电压的绝对值的阈值温度t2或更高温度下，生成icomp2。因此，最终校正电流icomp是icomp1和icomp2的总和。最终校正电流icomp与图15b和图20b的实例类似。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同的r31和r32。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。最终参考电压vbgr的曲线图与图15c和图20c的实例类似。具体地，该曲线图具有以下形状，该形状具有温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。即，通过与图15c和图20c的实例类似的方式，与图2b和图2c中的参考电压vbgr相比，参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的高温度侧)。即，参考电压vbgr的精度可以被进一步改进。与第四实施方式的实例相比，电路配置可以被简化。修改接下来，将描述对根据第五实施方式的电压生成电路的详细电路配置的修改。图22是图示了根据第五实施方式电压生成电路1的详细电路配置的修改的电路图。在图21的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流iptat并且不同电阻器被用作电阻器r3。然而，在图22的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流iptat并且相同电阻器被用作电阻器r3。在下文，将主要描述与图21的实例不同的点。bgr核心电路10生成iptat1和iptat2作为根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压(δvbe)的电流，并且向校正电路20输出生成的电流。bgr核心电路10的其它功能和配置与图21的实例类似。bgr核心电路10的详细配置如图16至图18中所示。校正电路20-1基于电流iptat1和电阻器r生成校正电流icomp1并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat2和电阻器r生成校正电流icomp2并且使得校正电流icomp2反馈至电流生成单元101。与图21的实例相反，校正电路20-1和20-2使用彼此不同的恒流iptat1和iptat2，以及相同的电阻器r31。其它与图21的实例类似。因此，在校正电路20-1中，pmos晶体管mp31的栅极电压由根据电阻器r31和恒流源iptat1的电压控制，并且从漏极端子输出校正电流icomp1。在iptat1·r31≥pmos晶体管mp31的阈值电压的绝对值的情况下，icomp1流动。在校正电路20-2中，pmos晶体管mp32的栅极电压由根据电阻器r31和恒流源iptat2的电压控制，并且从漏极端子输出校正电流icomp2。在iptat2·r32≥pmos晶体管mp32的阈值电压的绝对值的情况下，icomp2流动。在校正电路20-1中，在满足关系iptat1·r31≥pmos晶体管mp31的阈值电压的绝对值的阈值温度t1或更高温度下，生成icomp1。在校正电路20-2中，在满足关系iptat2·r31≥pmos晶体管mp32的阈值电压的绝对值的阈值温度t2或更高温度下，生成icomp2。因此，最终校正电流icomp是icomp1和icomp2的总和。最终校正电流icomp与图15b和图20b的实例类似。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同的电流iptat1和iptat2。通过与图21的实例类似的方式，bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。最终参考电压vbgr的曲线图与图15c和图20c的实例类似。在该实施方式中，同样在图22的电压生成电路1中，可以获得与在图21的实例类似的效果。第六实施方式将描述根据第六实施方式的半导体器件。在第六实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe的电流以及根据双极型晶体管的基射极间电压vbe的电流(预先确定的恒流)生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的低温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第六实施方式不同于第四实施方式，不同点在于低温度侧被校正。在下文，将主要描述与第四实施方式的不同点。第六实施方式的电压生成电路为图3中所示的电压生成电路，并且如图5a至图5e所示在低温度侧上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图23是图示了根据第六实施方式电压生成电路1的详细电路配置的示例的电路图。bgr核心电路10与图14的实例中的bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电流iptat1和电流ivbe生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat2和电流ivbe生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1例如具有恒流源iptat1，恒流源ivbe，以及p沟道类型mos晶体管mp31和mp32。图23中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源iptat1的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流iptat1从电源节点vcc向接地节点传送恒流iptat1。恒流源ivbe的一端被耦合至恒流源iptat1的另一端，并且另一端被耦合至接地节点以便基于来自bgr核心电路10的电流ivbe从电源节点vcc向接地节点传送恒流ivbe。pmos晶体管mp31具有电源节点vcc与其耦合的源极端子并且具有栅极端子以及恒流源iptat1和恒流源ivbe的连接节点与其耦合的漏极端子。pmos晶体管mp32具有电源节点vcc与其耦合的源极端子并且具有pmos晶体管mp31的栅极端子与其耦合的栅极端子。pmos晶体管mp31和mp32配置电流镜电路。电流镜电路根据恒流源iptat1和恒流ivbe之间连接节点中流动的差电流(δi1＝ivbe-iptat1)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0(即，ivbe≥iptat1)的情况下，δi1＝icomp1流动。校正电路20-2例如具有恒流源iptat2，恒流源ivbe，以及p沟道类型mos晶体管mp33和mp34。图23中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源iptat2的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流iptat2从电源节点vcc向接地节点传送恒流iptat2。恒流源ivbe的一端被耦合至恒流源iptat2的另一端，并且另一端被耦合至接地节点以便基于来自bgr核心电路10的电流ivbe从电源节点vcc向接地节点传送恒流ivbe。pmos晶体管mp33具有电源节点vcc与其耦合的源极端子并且具有栅极端子以及恒流源iptat2和恒流源ivbe的连接节点与其耦合的漏极端子。pmos晶体管mp34具有电源节点vcc与其耦合的源极端子并且具有pmos晶体管mp33的栅极端子与其耦合的栅极端子。pmos晶体管mp33和mp34配置电流镜电路。电流镜电路根据恒流源iptat2和恒流ivbe之间连接节点中流动的差电流(δi2＝ivbe-iptat2)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0(即，ivbe≥iptat2)的情况下，δi2＝icomp2流动。将描述用于校正图23的实例中的电压生成电路1中非线性温度特性的方法的原理。向校正电路20-1和20-2供应的电流iptat1、iptat2和ivbe2的关系如图15所示。图23的实例中的电压生成电路1的恒流源iptat2/iptat1和恒流源ivbe的位置关系与图14的实例中的电压生成电路1的上述位置关系相反。因此，如上文所述，在校正电路20-1中，在低于δi1≥0(即，ivbe≥iptat1)的阈值温度t1的温度范围内，δi1＝icomp1流动。此时，icomp1从阈值温度t1向低温度侧单调增加。类似地，在校正电路20-2中，在低于δi2≥0(即，ivbe≥iptat2)的阈值温度t2的温度范围内，δi2＝icomp2流动。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同电流ivbe1和ivbe2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。最终参考电压vbgr的曲线图具有以下形状，该形状具有在温度t1和t2周围的两个位置中的山谷以及夹住山谷的三个位置中的山的顶峰。即，与图2b和图2c中的参考电压vbgr相比，参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的低温度侧)。即，参考电压vbgr的精度可以被进一步改进。修改接下来，将描述对根据第五实施方式的电压生成电路的详细电路配置的修改。图24是图示了根据第六实施方式电压生成电路1的详细电路配置的修改的电路图。在图23的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流ivbe并且不同电流被用作电流iptat。然而，在图24的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流ivbe并且相同电流被用作电流iptat。在下文，将主要描述与图23的实例不同的点。bgr核心电路10与图19的实例中bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电流iptat和电流ivbe1生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电流ivbe2生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。与图23的实例相反，校正电路20-1和20-2使用彼此不同的恒流ivbe1和ivbe2，以及相同的恒流源iptat。其它与图23中的实例类似。因此，在校正电路20-1中，包括pmos晶体管mp31和mp32的电流镜电路根据恒流源iptat与恒流源ivbe1之间连接节点中流动的差电流(δi1＝ivbe1-iptat)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0(即，ivbe1≥iptat)的情况下，δi1＝icomp1流动。另一方面，在校正电路20-2中，包括pmos晶体管mp33和mp34的电流镜电路根据恒流源iptat与恒流源ivbe2之间连接节点中流动的差电流(δi2＝ivbe2-iptat)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0(即，ivbe2≥iptat)的情况下，δi2＝icomp2流动。接下来，将描述用于校正图24的实例中的电压生成电路1中非线性温度特性的方法的原理。向校正电路20-1和20-2供应的电流iptat、ivbe1和ivbe2的关系如图20a所示。图24的实例中的电压生成电路1的恒流源iptat和ivbe1/ivbe2的位置关系与图19的实例中的电压生成电路1的相反。因此，如上文所述，在校正电路20-1中，在低于δi1≥0(即，ivbe1≥iptat)的阈值温度t1的温度范围内，δi1＝icomp1流动。此时，icomp1从阈值温度t1向低温度侧单调增加。类似地，在校正电路20-2中，在低于δi2≥0(即，ivbe2≥iptat)的阈值温度t2的温度范围内，δi2＝icomp2流动。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同电流ivbe1和ivbe2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。同样在第六实施方式中的图24的电压生成电路1中，可以获得与图23电压生成电路1类似的效果。第七实施方式将描述根据第七实施方式的半导体器件。在第七实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe的电流以及电阻生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的低温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第七实施方式不同于第五实施方式，不同点在于低温度侧被校正。在下文，将主要描述与第五实施方式的不同点。第七实施方式的电压生成电路为图3中所示的电压生成电路，并且如图5a至图5e所示在低温度侧上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图25是图示了根据第七实施方式电压生成电路1的详细电路配置的示例的电路图。bgr核心电路10与图21的实例中bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电阻r和电流iptat生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电阻r生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1例如具有恒流源iptat，电阻器r31，以及p沟道类型mos晶体管mp31。图25中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源iptat的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流iptat从电源节点vcc向接地节点传送恒流iptat，并且另一端被耦合至电阻器r31。电阻器r31的一端被耦合至恒流源iptat的另一端，并且另一端被耦合至接地节点以便传送根据所供应的电压的电流。pmos晶体管mp31具有电源节点vcc与其耦合的源极端子并且具有恒流源iptat和电阻器r31的连接节点与其耦合的栅极端子。pmos晶体管mp31的栅极电压由根据恒流源iptat和电阻器r31的电压控制，并且pmos晶体管mp31从漏极端子输出校正电流icomp1。在pmos晶体管mp31的阈值电压的绝对值≥vcc-iptat·r31的情况下，icomp1流动。校正电路20-2例如具有恒流源iptat，电阻器r32，以及p沟道类型mos晶体管mp32。图25中未示出图7中所示的p沟道类型mos晶体管mp6。恒流源iptat的一端被耦合至电源节点vcc以便基于来自bgr核心电路10的电流iptat从电源节点vcc向接地节点传送恒流iptat，并且另一端被耦合至电阻器r32。电阻器r32的一端被耦合至恒流源iptat的另一端，并且另一端被耦合至接地节点以便传送根据所供应的电压的电流。pmos晶体管mp32具有电源节点vcc与其耦合的源极端子并且具有恒流源iptat和电阻器r32的连接节点与其耦合的栅极端子。pmos晶体管mp32的栅极电压由根据恒流源iptat和电阻器r32的电压控制，并且pmos晶体管mp32从漏极端子输出校正电流icomp2。在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat·r32的情况下，icomp2流动。在校正电路20-1中，在pmos晶体管mp31的阈值电压的绝对值≥vcc-iptat·r31的阈值温度t1或更低温度下，生成icomp1。此时，icomp1从阈值温度t1向低温度侧单调增加。类似地，在校正电路20-2中，在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat·r32的阈值温度t2或更低温度下，生成icomp2。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2使用不同电阻器r31和r32。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。最终参考电压vbgr的曲线图具有以下形状，该形状具有温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。满足关系t1＜t2。即，与图2b和图2c中的参考电压vbgr相比，参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的低温度侧)。即，参考电压vbgr的精度可以被进一步改进。修改接下来，将描述对根据第七实施方式的电压生成电路的详细电路配置的修改。图26是图示了根据第七实施方式电压生成电路1的详细电路配置的修改的电路图。在图25的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流iptat并且不同电阻器被用作电阻器r3。然而，在图26的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流iptat并且相同电阻器被用作电阻器r3。在下文，将主要描述与图24的实例不同的点。bgr核心电路10与图22的实例中的bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电阻r和电流iptat1生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电阻r和电流iptat2生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。与图25的实例相反，校正电路20-1和20-2使用彼此不同的恒流iptat1和iptat12，以及相同的电阻器r31。其它与图25的实例类似。因此，在校正电路20-1中，pmos晶体管mp31的栅极电压由根据恒流源iptat1和电阻器r31的电压控制，并且pmos晶体管mp31从漏极端子输出校正电流icomp1。在pmos晶体管mp31的阈值电压的绝对值≥vcc-iptat1·r31的情况下，icomp1流动。在校正电路20-2中，pmos晶体管mp32的栅极电压由根据恒流源iptat2和电阻器r31的电压控制，并且pmos晶体管mp32从漏极端子输出校正电流icomp2。在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat2·r31的情况下，icomp2流动。在校正电路20-1中，在pmos晶体管mp31的阈值电压的绝对值≥vcc-iptat1·r31的阈值温度t1或更低温度下，生成icomp1。此时，icomp1从阈值温度t1向低温度侧单调增加。类似地，在校正电路20-2中，在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat2·r31的阈值温度t2或更低温度下，生成icomp2。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为icomp1和icomp2的总和。为了将阈值温度t1和t2设置为不同的值，在校正电路20-1和20-2中使用不同恒流源iptat1和iptat2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。在该实施方式中，同样在图26电压生成电路1中，可以获得与图25电压生成电路类似的效果。第八实施方式将描述根据第八实施方式的半导体器件。在第八实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe以及双极型晶体管的基射极间电压vbe的电流生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的高温度侧和低温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第八实施方式不同于第四实施方式至第六实施方式，不同点在于在高温度侧和低温度侧两者上执行校正。在下文，将主要描述与第四实施方式的不同点。第八实施方式的电压生成电路为图3中所示的电压生成电路，并且如图6a至图6e所示在高温度侧和低温度侧两者上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图27是图示了根据第八实施方式电压生成电路1的详细电路配置的示例的电路图。bgr核心电路10与图14的实例中的bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电流ivbe和电流iptat1生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat2和电流ivbe生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1与图14的实例中的校正电路20-1类似。包括pmos晶体管mp31和mp32的电流镜电路根据恒流源ivbe与iptat1之间连接节点中流动的差电流(δi1＝iptat1-ivbe)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0(即，iptat1≥ivbe)的情况下，δi1＝icomp1流动。另一方面，校正电路20-2与图23的实例中的校正电路20-2类似。包括pmos晶体管mp33和mp34的电流镜电路根据恒流源iptat2与ivbe之间连接节点中流动的差电流(δi2＝ivbe-iptat2)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0(即，ivbe≥iptat2)的情况下，δi2＝icomp2流动。接下来，将描述用于校正图27的实例中的电压生成电路1中非线性温度特性的方法的原理。向校正电路20-1和20-2供应的电流iptat1、iptat2和ivbe的关系如图15所示。为了便于解释，假设图15a中所示的电流iptat2和阈值温度t2对应于图27中所示的电流iptat1和阈值温度t1，并且图15a中所示的电流iptat1和阈值温度t1对应于图27中所示的电流iptat2和阈值温度t2(后缀“1”和“2”被替换)。在图27中，在校正电路20-1中，在高于满足iptat1≥ivbe的阈值温度t1的温度范围内，δi1＝icomp1流动。此时，icomp1从阈值温度t1向高温度侧单调增加。另一方面，在图27中，在校正电路20-2中，在低于满足ivbe≥iptat2的阈值温度t2的温度范围内，δi2＝icomp2流动。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为高温度侧上icomp1和低温度侧上icomp2的总和。即，icomp2在低于阈值温度t2的温度范围内流动，没有校正电流在阈值温度t2和t1的温度范围内流动，并且icomp1在高于阈值温度t1的温度范围内流动。为了将阈值温度t2和t1设置为不同的值，在校正电路20-1和20-2使用不同电流iptat1和iptat2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。最终参考电压vbgr的曲线图具有以下形状，该形状具有在温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。满足关系t2＜t1。即，与图2b和图2c中的参考电压vbgr相比，参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的高温度侧和低温度侧两者)。即，参考电压vbgr的精度可以被进一步改进。修改接下来，将描述对根据第八实施方式的电压生成电路的详细电路配置的修改。图28是图示了根据第八实施方式电压生成电路1的详细电路配置的另一示例的电路图。在图27的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流ivbe并且不同电流被用作电流iptat。然而，在图28的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流ivbe并且相同电流被用作电流iptat。在下文，将主要描述与图27的实例不同的点。bgr核心电路10与图19的实例中的bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电流ivbe1和电流iptat生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电流ivbe2生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。与图27的实例相反，校正电路20-1和20-2使用彼此不同的恒流源ivbe1和ivbe2，以及相同的恒流源iptat。其它与图27的实例类似。即，校正电路20-1和20-2分别与图19和图24中的类似。因此，在校正电路20-1中，包括pmos晶体管mp31和mp32的电流镜电路根据恒流源ivbe1与恒流源iptat之间连接节点中流动的差电流(δi1＝iptat-ivbe1)从pmos晶体管mp32的漏极端子输出校正电流icomp1。在δi1≥0(即，iptat≥ivbe1)的情况下，δi1＝icomp1流动。另一方面，在校正电路20-2中，包括pmos晶体管mp33和mp34的电流镜电路根据恒流源iptat与ivbe2之间连接节点中流动的差电流(δi2＝ivbe2-iptat)从pmos晶体管mp34的漏极端子输出校正电流icomp2。在δi2≥0的情况下，即，ivbe2≥iptat，δi2＝icomp2流动。接下来，将描述用于校正图28的实例中的电压生成电路1中非线性温度特性的方法的原理。向校正电路20-1和20-2供应的电流iptat、ivbe1和ivbe2的关系如图20a所示。为了便于解释，假设图20a中所示的电流ivbe2和阈值温度t2对应于图28中所示的电流ivbe1和阈值温度t1，并且图20a中所示的电流ivbe1和阈值温度t1对应于图28中所示的电流ivbe2和阈值温度t2(后缀“1”和“2”被替换)。在图28中，在校正电路20-1中，在高于满足iptat≥ivbe1的阈值温度t1的温度范围内，δi1＝icomp1流动。此时，icomp1从阈值温度t1向高温度侧单调增加。另一方面，在图28中，在校正电路20-2中，在低于满足ivbe2≥iptat的阈值温度t2的温度范围内，δi2＝icomp2流动。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为高温度侧上icomp1和低温度侧上icomp2的总和。即，icomp2在低于阈值温度t2的温度范围内流动，没有校正电流在阈值温度t2和t1的温度范围内流动，并且icomp1在高于阈值温度t1的温度范围内流动。为了将阈值温度t2和t1设置为不同的值，在校正电路20-1和20-2中使用不同电流ivbe1和ivbe2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添在该实施方式中，同样在图28的电压生成电路1中，可以获得类似于图27的电压生成电路1的效果。第九实施方式将描述根据第九实施方式的半导体器件。在第九实施方式中，将描述如下实例，其中校正电路20基于根据具有不同发射极面积的两个双极型晶体管基射极间电压的差电压δvbe的电流以及电阻生成校正电流icomp，并且通过该校正电流icomp校正参考电压vbgr的高温度侧和低温度侧。在该实施方式中，校正电路20的数目为多个。换言之，第九实施方式不同于第八实施方式，不同点在于用于生成校正电流icomp的电流种类。在下文，将主要描述与第八实施方式的不同点。第九实施方式的电压生成电路为图3中所示的电压生成电路，并且如图6a至图6d所示在高温度侧和低温度侧两者上执行校正。显然，其还可以应用于其中校正电路20的数目为一的实例，只要不出现技术矛盾。图29是图示了根据第九实施方式电压生成电路1的详细电路配置的另一示例的电路图。bgr核心电路10与图21的实例类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电阻r和电流iptat生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat和电阻r生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。校正电路20-1与图21的实例中的校正电路20-1类似。pmos晶体管mp31的栅极电压由根据恒流源iptat和电阻器r31的电压控制，并且pmos晶体管mp31从漏极端子输出校正电流icomp1。在iptat·r31≥pmos晶体管mp31的阈值电压的绝对值的情况下，icomp1流动。另一方面，校正电路20-2与图25的实例中的校正电路20-1类似。pmos晶体管mp32的栅极电压由根据恒流源iptat和电阻器r32的电压控制，并且pmos晶体管mp32从漏极端子输出校正电流icomp2。在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat·r32的情况下，icomp2流动。接下来，将描述用于校正图29的实例中的电压生成电路1中非线性温度特性的方法的原理。在图29中，在校正电路20-1中，在高于满足iptat·r31≥pmos晶体管mp31的阈值电压的绝对值的阈值温度t1的温度范围内，生成icomp1。此时，icomp1从阈值温度t1向高温度侧单调增加。另一方面，在图29中，在校正电路20-2中，在低于满足pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat·r32的阈值温度t2的温度范围内，生成icomp2。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为高温度侧上icomp1和低温度侧上icomp2的总和。即，icomp2在低于阈值温度t2的温度范围内流动，没有校正电流在阈值温度t2和t1的温度范围内流动，并且icomp1在高于阈值温度t1的温度范围内流动。为了将阈值温度t2和t1设置为不同的值，在校正电路20-1和20-2中使用不同电阻器r31和r32。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。最终参考电压vbgr的曲线图具有以下形状，该形状具有在温度t1和t2周围两个位置中的山谷以及在夹住山谷的三个位置中的山的顶峰。满足关系t2＜t1。即，与图2b和图2c中的参考电压vbgr相比，参考电压vbgr关于温度的改变可以在相对广泛的范围内减少(具体地，在原始参考电压vbgr的山峰的高温度侧和低温度侧两者)。即，参考电压vbgr的精度可以被进一步改进。修改接下来，将描述对根据第九实施方式的电压生成电路的详细电路配置的修改。图30是图示了根据第九实施方式电压生成电路1的详细电路配置的另一示例的电路图。在图29的电压生成电路1中，在校正电路20-1和20-2中，相同电流被用作电流iptat并且不同电阻器被用作电阻器r3。然而，在图30的电压生成电路1中，在校正电路20-1和20-2中，不同电流被用作电流iptat并且相同电阻器被用作电阻器r3。在下文，将主要描述与图29的实例不同的点。bgr核心电路10与图22的实例中的bgr核心电路10类似。例如可以使用图16至图18中的电路作为bgr核心电路10。校正电路20-1基于电阻r和电流iptat1生成校正电流icomp1，并且使得校正电流icomp1反馈至电流生成单元101。类似地，校正电路20-2基于电流iptat2和电阻r生成校正电流icomp2，并且使得校正电流icomp2反馈至电流生成单元101。与图29的实例相反，校正电路20-1和20-2使用彼此不同的恒流iptat1和iptat2，以及相同的电阻器r31。其它与图29的实例下的类似。即，校正电路20-1和20-2分别与图22和图26中的类似。因此，在校正电路20-1中，pmos晶体管mp31的栅极电压由根据电阻器r31和恒流源iptat1的电压控制，并且pmos晶体管mp31从漏极端子输出校正电流icomp1。在iptat1·r31≥pmos晶体管mp31的阈值电压的绝对值的情况下，icomp1流动。另一方面，在校正电路20-2中，pmos晶体管mp32的栅极电压由根据恒流源iptat2和电阻器r31的电压控制，并且pmos晶体管mp32从漏极端子输出校正电流icomp2。在pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat2·r31的情况下，icomp2流动。接下来，将描述用于校正图30的实例中的电压生成电路1中非线性温度特性的方法的原理。在图30中，在校正电路20-1中，在高于满足iptat1·r31≥pmos晶体管mp31的阈值电压的绝对值的阈值温度t1的温度范围内，生成icomp1。此时，icomp1从阈值温度t1向高温度侧单调增加。另一方面，在校正电路20-2中，在低于满足pmos晶体管mp32的阈值电压的绝对值≥vcc-iptat2·r31的阈值温度t2的温度范围内，生成icomp2。此时，icomp2从阈值温度t2向低温度侧单调增加。因此，最终校正电流icomp成为高温度侧上icomp1和低温度侧上icomp2的总和。即，icomp2在低于阈值温度t2的温度范围内流动，没有校正电流在阈值温度t2和t1的温度范围内流动，并且icomp1在高于阈值温度t1的温度范围内流动。为了将阈值温度t2和t1设置为不同的值，在校正电路20-1和20-2中使用不同恒流源iptat1和iptat2。bgr核心电路10将最终校正电流icomp与对应于参考电压vbgr的电流相加以生成最终参考电压vbgr。在校正电流icomp被添加之前的参考电压vbgr是图2b和图2c状态中的参考电压vbgr。在该实施方式中，同样在图30的电压生成电路1中，可以获得类似于图29的电压生成电路1的效果。iptat生成电路在前述实施方式中的每个实施方式中，使用图16中所示的bgr核心电路10中的第一电流生成单元103作为用于生成应用至每个电流生成电路1的电流iptat的电路。然而，用于生成电流iptat的电路不限于该示例。如另一示例，可以使用将要描述的bgr核心电路10。图31是图示了bgr核心电路10的详细电路配置的另一示例的电路图。bgr核心电路10具有电流生成单元101、输出单元102和第一电流生成单元103。在电流生成单元101和输出单元102中，没有图示待输出的电压vbgrc和待反馈的校正电流icomp。然而，电流生成单元101和输出单元102与图7的实例相同。第一电流生成单元103例如具有npn类型双极型晶体管q3，电阻器rx，以及p沟道类型mos晶体管mp7和mp8。双极型晶体管q3的发射极端子被耦合至接地节点，并且基极端子被耦合至双极型晶体管q1的集电极端子。双极型晶体管q3的发射极面积与双极型晶体管q1的相同。电阻器rx的一端被耦合至双极型晶体管q3的集电极端子。pmos晶体管mp8的源极端子被耦合至电源节点，并且栅极端子和漏极端子被耦合至电阻器rx的另一端。pmos晶体管mp7的源极端子被耦合至电源节点，并且栅极端子被耦合至pmos晶体管mp8的栅极端子。pmos晶体管mp7和mp8配置电流镜电路。在pmos晶体管mp8、电阻器rx和双极型晶体管q3的路径中，对应于通过电阻器r1和双极型晶体管q1路径的电流i1(iptat)的电流iptat流动。因此，电流iptat在作为与pmos晶体管mp8一起配置的电流镜电路中部件的pmos晶体管mp7中生成并且从漏极端子输出。bgr核心电路在前述实施方式的每个实施方式中应用于电压生成电路1的bgr核心电路10(具体地，电流生成单元101和输出单元102)不限于前述实施方式。如另一示例，可以采用以下bgr核心电路10。(a-1)bgr核心电路(no.1)图32是图示了bgr核心电路10的详细电路配置的另一示例的电路图。在该示图中，相同的参考标号被指定用于与图7的bgr核心电路10类似的部件，并且其细节描述将不再重复。图32中所示的bgr核心电路10不同于图7的bgr核心电路10，不同点在于电阻器r5没有被提供并且校正电流icomp被反馈至电阻器r3。在下文，将主要描述该不同点。虽然待输出的电压vbgrc，电阻器r7、r8和rz，以及电容器cc没有被示出，但是其与图7的实例类似。在bgr核心电路10中，校正电流icomp被反馈至电阻器r3。虽然不被限制，但在示图的示例中，电阻器r3被分成电阻器r31和r32，并且校正电流被反馈至电阻器r31和r32之间的连接节点。在该实例中，bgr核心电路10的输出电压vbgr由以下方程式22表示。在方程式22中，第一项涉及基射极间电压vbe，第二项涉及具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压vptat，以及第三项涉及校正电流icomp。(a-2)bgr核心电路(no.2)图33是图示了bgr核心电路10的详细电路配置的另一示例的电路图。在该示图中，相同的参考标号被指定用于与图7的bgr核心电路10类似的部件，并且其细节描述将不再重复。图33中所示的bgr核心电路10不同于图7的bgr核心电路10，不同点在于电阻器r3没有被提供并且校正电流icomp被反馈至电阻器r2和双极型晶体管q2的集电极端子。在下文，将主要描述该不同点。虽然待输出的电压vbgrc，电阻器r7、r8和rz，以及电容器cc没有被示出，但是其与图7的实例类似。在bgr核心电路10中，校正电流icomp被反馈至电阻器r2与双极型晶体管q2的集电极端子之间的连接节点。参考电压生成电路4的输出电压vbgr表示如下。虽然不被限制，但是为了简化起见，校正电流icomp的镜像比为1:1。在该实例中，bgr核心电路10的输出电压vbgr由以下方程式23表示。在方程式23中，第一项涉及基射极间电压vbe，第二项涉及具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压vptat，以及第三项涉及校正电流icomp。(a-3)bgr核心电路(no.3)图34是图示了bgr核心电路10的详细电路配置的另一示例的电路图。在该示图中，相同的参考标号被指定用于与图7的bgr核心电路10类似的部件，并且其细节描述将不再重复。图34中所示的bgr核心电路10不同于图7的bgr核心电路10，不同点在于电阻器r5没有被提供并且校正电流icomp被反馈至电阻器r4。在下文，将主要描述该不同点。虽然待输出的电压vbgrc，电阻器r7、r8和rz，以及电容器cc没有被示出，但是其与图7的实例类似。在bgr核心电路10中，校正电流icomp被反馈至电阻器r4。虽然不被限制，但在示图的示例中，电阻器r4被分成电阻器r41和r42，并且校正电流被反馈至电阻器r41和r42之间的连接节点。在该实例中，bgr核心电路10的输出电压vbgr由以下方程式24表示。在方程式24中，第一项涉及基射极间电压vbe，第二项涉及具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压vptat，以及第三项涉及校正电流icomp。差分放大器将描述在前述实施方式中应用于电压生成电路1的bgr核心电路10的差分放大器a1的详细示例。(b-1)差分放大器a1(no.1)图35a是图示了电压生成电路1中差分放大器a1的示例的电路图。图35a图示了使用n沟道类型mos晶体管作为输入级的差分放大器a1的示例。该放大器包括第一级31和输出级32。第一级31具有n沟道类型mos晶体管m1和m2，电流源i1以及p沟道类型mos晶体管m4和m5。nmos晶体管m1和m2配置差分输入级。电流源i1被提供在源极端子与接地节点之间。pmos晶体管m4和m5被提供在nmos晶体管m1和m2的漏极端子与电源电压vcc之间，并且有源负载包括电流镜电路。输出级32是具有p沟道类型mos晶体管m3的反相放大电路。pmos晶体管m3通过其栅极端子接收第一级31的输出信号，并且具有耦合至电源电压vcc的节点的源极端子。反相放大电路使用提供在其漏极端子与接地端子之间的电流源i3作为负载。在pmos晶体管m3的栅极端子与漏极端子之间，提供电容器cf和电阻器rf作为相位补偿电路。(b-2)差分放大器a1(no.2)图35b是图示了电压生成电路1中差分放大器a1的示例的电路图。图35b图示了使用n沟道类型mos晶体管作为输入级的差分放大器a1的另一示例。该放大器包括第一级31、输出级32和电流源33。在配置电压生成电路10的实例中，必须减少功耗。作为负面影响，放大器的增益变得远高出需要，并且可能变得难于执行相位补偿。示图中所示的放大器具有旨在降低功耗的电路配置并且包括通过n沟道类型mos晶体管制成的第一级放大单元，包括由p沟道类型mos晶体管制成的源极接地反相放大电路的输出单元，以及用于驱动上述单元的电流源。为了稳定供应分钟电流，电流源通过电阻器rref将n沟道类型mos晶体管m12和m13的栅源极间电压之间的差电压转换成电流并且生成结果电流iref。电流iref确定mos晶体管m14和m15的电流镜形式中第一级单元与输出级中的偏置电流i1和i3。在将电流i1的电流值设置为小的情况下，为了防止第一级中放大器的增益变高并且变得难于执行相位补偿的情况，用于向配置电流镜(作为用于确定增益的因子)的mos晶体管m4和m5传送恒流i2的电流源m6和m7被并联耦合。恒流iref在mos晶体管m13和m11中流动，并且向二极管耦合的mos晶体管m9流动。通过mos晶体管m6和m9制成的电流镜形式，可以生成恒流i2。因此，促进了相位补偿。即，除了常规使用的镜像补偿，还可以执行容易设计的零极点补偿(串联耦合的rf和cf被耦合至输出级)。电压生成电路的其它配置1在前述实施方式中，图示了不包括启动电路的电路配置以促进对电压生成电路1的操作原理的理解。电压生成电路1还可以具有启动电路。图36是图示了具有启动电路的电压生成电路1的示例的电路图。电压生成电路1具有参考电压生成电路(bgr核心电路)10、校正电路20和启动电路30。在某些实例中，电压生成电路1的输出电压vbgr在应用电源电压的开始时间稳定在0v。作为对策，向电压生成电路1提供启动电路30，并且通过强制传送电流执行启动。启动电路30例如具有pmos晶体管mp7和nmos晶体管mn1和mn2。pmos晶体管mp7的源极端子被耦合至电源节点vcc。nmos晶体管mn1的源极端子被耦合至接地节点，漏极端子被耦合至pmos晶体管mp7的漏极端子，以及栅极端子被耦合至pmos晶体管mp2的漏极端子(vbgr的输出端子)。nmos晶体管mn2的源极端子被耦合至接地节点，漏极端子被耦合至pmos晶体管mp2的漏极端子，以及栅极端子被耦合至nmos晶体管mn1的漏极端子。在下文，将描述启动电路30的操作。例如，当pmos晶体管mp1的栅极电势v1为vcc时，pmos晶体管mp1为关断并且没有电流流动。由于pmos晶体管mp2此时为关断，因此输出电压vbgr变成接地电势，并且nmos晶体管mn1为关断。当pmos晶体管mp7的阈值电压被表示为vthp时，nmos晶体管mn1的漏极端子与其耦合的节点的电势v4变成vcc-|vthp|，nmos晶体管mn2被开启。pmos晶体管mp1的栅极电势v1从vcc减少，并且bgr核心电路10可以在正常偏置操作。通过启动电路30，输出电压vbgr可以在通电、取消休眠模式等时无误差生成。在正常操作中出现干扰的情况下，迅速恢复并且稳定生成输出电压vbgr。此外，在启动电路30的电路配置中，通过正确选择pmos晶体管mp7和nmos晶体管mn1和mn2的大小，nmos晶体管mn2的栅极电势v4可以被设置成nmos晶体管mn2的阈值电压vthp或更少。因此，nmos晶体管mn2中的电流变得可忽略，并且在bgr核心电路10的操作过程中没有影响。启动电路30是一个示例。可以为电压生成电路1提供具有另一电路配置的启动电路。电压生成电路的另一配置2图37是图示了其中低通滤波器(lpf)被插入电源vcc线的电压生成电路的电路配置的示例的框图。前述实施方式中的bgr核心电路10和校正电路20具有小电路规模以及低功耗。因此，低通滤波器60可以被插入电源vcc线以向bgr核心电路10、校正电路20、调节器电路70等供应低通滤波器60的输出电压vcc_lpf。通过该配置，可以降低psrr(电源抑制比)，并且可以增加对电源电压波动的抗性。低通滤波器60例如由电阻性元件和电容性元件实现，并且可以具有另一电路配置只要可以获得低通特性。应用电压生成电路的系统现将描述应用前述实施方式中每个实施方式的电压生成电路1的系统。(c-1)ad转换器图38a图示了向ad转换器51应用电压生成电路1的示例。ad转换器51基于电压生成电路1生成的电压vbgr或基于电压vbgr生成的电压将模拟输入信号转换成数字信号，并且输出该数字信号。(c-2)da转换器图38b图示了向da转换器52应用电压生成电路1的示例。da转换器52基于电压生成电路1生成的电压vbgr或基于电压vbgr生成的电压将数字输入信号转换成模拟信号，并且输出该模拟信号。(c-3)参考电流源图38c图示了向参考电流源53应用电压生成电路1的示例。基于电压生成电路1生成的电压vbgr或基于电压vbgr生成的电压，参考电流源53生成并且输出参考电流iref。(c-4)温度传感器图38d图示了向温度传感器54应用电压生成电路1(其可以输出vptat)的示例。温度传感器54基于与温度成比例的电压vptat和具有低温度依赖性的电压vbgr而测量温度，并且输出该测量结果。(c-5)半导体集成电路器件(no.1)图39是图示向其应用电压生成电路1的半导体集成电路器件的示例的框图。虽然没被限制，但是半导体集成电路器件100例如为其中具有电源电路的系统lsi。半导体集成电路器件100例如包括电源电路50、cpu(中央处理单元)45、寄存器46、非易失性存储元件47、其它外围电路48和输入/输出电路49。电源电路50例如包括电源控制器41、电压生成电路1、参考电压缓冲器42、作为主电源的主调节器43和作为备用电源的子调节器44。这些电路在接收到从外部端子供应的电源电压vcc时进行操作。电源控制器41基于经由输入/输出电路49或cpu45供应的控制信号输出控制信号cnt1、cnt2和cnt3。基于控制信号cnt1，电压生成电路1输出参考电压vbgr。参考电压缓冲器42基于参考电压vbgr输出参考电压vbuf。主调节器43或子调节器44基于控制信号cnt2和cnt3以及参考电压vbug输出内电压vint。在供应内电压vint作为操作电压时，配置系统lsi的cpu45、寄存器46、非易失性存储元件47和其它外围电路48进行操作。例如，在半导体集成电路器件(系统lsi)100依靠电池驱动的情况下，需要低电源电压和低功耗。然而，当电源电压变低时，电路变得无法保证足够的余地。因此，期望更高精度特性。当该实施方式的电压生成电路1应用于系统lsi时，低电源电压操作和低输出电压变得可能并且有效。为了更高精度，优选以cmos工艺配置电压生成电路1。具体地，当器件被装配在soc(片上系统)存储器或微处理器上时，差分放大器a1的偏移的较小影响(相当于电流的失配)是适当的。此外，可以采用斩波器来减少差分放大器a1的失配，或者可以采用dem(动态元件匹配)来改进mos晶体管的匹配。(c-6)半导体集成电路器件(no.2)图40是图示向其应用电压生成电路1的半导体集成电路器件的另一示例的框图。虽然没被限制，但是半导体集成电路器件100a例如为其中具有电源电路的系统lsi。半导体集成电路器件100a具有通过向图39的半导体集成电路器件(系统lsi)100添加温度传感器54获得的配置。温度传感器54具有电压生成电路1和ad转换器56。电压生成电路1与主调节器43、子调节器44等一起使用。电压生成电路1例如具有bgr核心电路10(其可以输出vptat)和校正电路20。在向其应用该实施方式的电压生成电路的系统中，低电压输出和低电源电压操作在该电压生成电路中成为可能，以及输出电压vbgr的精度在广泛温度范围内改进。因此，可以保证低功耗和高可靠性。芯片布局图41是图示向其应用电压生成电路1的半导体集成电路器件的芯片布局的示例的框图。虽然没被限制，但是半导体集成电路器件100b例如为其中具有电源电路的系统lsi。半导体集成电路器件100b具有闪存rom、多个模拟ip、pmu(功率管理单元)、dvc(电源电路)、pll-vdc(专用pll的电源电路)、sram和bgr(电压生成电路1)，以便围绕核心部分作为中心。作为与用于向这些元件供电的布线相关的配置，设备100b具有多个端子81、i/o环形循环电源干线82、核心循环电源干线83、主vdc线区域84、核心电源干线网85、端子电源干线86和模拟电源干线87。多个端子81以预先确定的间隔沿半导体集成电路器件100b的外围提供。i/o环形循环电源干线82是沿半导体集成电路器件100b的外围循环提供的电源干线。主vdc线区域84是具有用于向核心部分提供vdc(功率)的线的区域。主vdc线区域84中的核心电源干线网85是核心部分中提供的网形电源干线。主vdc线区域84中的核心循环电源干线83是被提供以便围绕核心电源干线网85的电源干线。端子电源干线86是耦合端子81和vdc(电源)的电源干线。模拟电源干线87是耦合模拟ip和vdc(电源)的电源干线。图42是图示了在半导体衬底上制造电压生成电路1的实例中的一部分的截面。在该示例中，深n阱被提供在p类型半导体衬底中的较深位置。在深n阱上(比深n阱浅的位置)，n阱被沿该深n阱的外围提供，并且p阱被提供在该n阱的内部。提供n阱和p阱以便具有几乎相同的深度。在深n阱上的p阱上，沿该p阱的外围提供p+层，并且提供n+层以便将绝缘层夹在p+层的内部。n+层被提供在深n阱外围上的n阱上。该深n阱是双极型晶体管的集电极层，并且在深n阱外围上的n阱上提供的n+层是集电极端子。深n阱上的p阱是双极型晶体管的基极层，并且p阱上的p+层是基极端子。深n阱上p阱上的n+层是双极型晶体管的发射极层并且还作为发射极端子。p阱上的p+层是基极端子。即，在该区域中形成双极型晶体管。还在深n阱外围上的n阱的侧部提供p阱。在p阱上，n+层彼此相对以便间隔预先确定的距离。预先确定距离的区域对应于mos晶体管的沟道，并且经由绝缘层在上方提供栅极电极。相对的n+层对应于源极端子和漏极端子。即，在p阱中，形成mos晶体管。该p阱、上文所述的n阱和p阱被提供以便具有几乎相同的深度。如上文所述，双极型晶体管和mos晶体管以相同制造工艺形成在相同半导体衬底上。在每个实施方式的电压生成电路1中，通过采用上文描述的bgr核心电路10的电路配置，可以实现低电压输出和低电源电压操作。校正电流icomp由校正电路20生成并且被反馈至bgr核心电路10，由此进一步降低输出电压vbgr的温度依赖性。因此，输出电压vbgr的精度在广泛温度范围内被改进。每个实施方式中的电压生成电路1包括具有不同操作温度(阈值温度)、级联至bgr核心电路的多个校正电路20。因此，校正电路可以在不同温度下校正输出电压vbgr。因此，输出电压vbgr的温度依赖性在更广泛温度范围内被改进。因此，输出电压vbgr的精度在更广泛温度范围内被改进。每个实施方式中的电压生成电路1可以通过控制信号(掉电信号)选择性开启/关断多个校正电路20中所期望的校正电路20。因此，根据周围环境(温度、湿度等)以及系统所需输出电压vbgr的精度，多个校正电路20中的某些校正电路20可以被关断。因此，输出电压vbgr的温度依赖性的曲线可以形成期望的弧线。非必要校正电路20的功耗可以被抑制，以便节省功率。上文已经基于实施方式详细描述了本发明人在此实现的本发明。显然，本发明不限于上述实施方式并且可以在不脱离本发明主旨的前提下进行各种改变。还可以在以下补充说明中描述部分或所有实施方式和示例。本发明同样不限于以下内容。补充说明1一种具有电压生成电路的半导体器件，其中所述电压生成电路包括：参考电压生成电路，其输出参考电压；以及多个校正电路，其生成校正电流并将其反馈至所述参考电压生成电路，其中所述多个校正电路中的每个校正电路生成子校正电流，所述子校正电流从在所述多个校正电路之间变化的预先确定的温度向低温度侧或高温度侧单调增加，以及其中所述校正电流是由所述多个校正电路生成的多个所述子校正电流的总和。补充说明2根据补充说明1中所述的半导体器件，其中所述多个校正电路中的每个校正电路基于所述参考电压或与所述参考电压成比例的电压或与所述参考电压对应的电流以及p-n结的正向电压或与所述正向电压对应的电流生成所述子校正电流。补充说明3根据补充说明2中所述的半导体器件，其中所述多个校正电路的所述多个子校正电流从所述预先确定的温度向高温度侧单调增加。补充说明4根据补充说明3中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第一pmos晶体管，其源极被耦合至第一电源并且其漏极被耦合至其栅极；第二pmos晶体管，其源极被耦合至所说第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；双极型晶体管，其集电极被耦合至所述pmos晶体管的所述漏极并且具有与生成自所述参考电压的电压耦合的基极；以及电阻器，其一端被耦合至所述双极型晶体管的发射极并且其另一端被耦合至第二电源，其中与所述参考电压对应的电压是通过由电阻器划分所述参考电压获得的电压并且在所述多个校正电路之间变化，以及其中所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明5根据补充说明4中所述的半导体器件，其中所述多个校正电路的每个校正电路进一步包括：放大器，具有与所述参考电压对应的所述电压与其耦合的输入端子以及具有耦合至所述双极型晶体管的所述基极的输出端子和另一输入端子。补充说明6根据补充说明2中所述的半导体器件，其中所述多个校正电路的所述多个子校正电流从所述预先确定的温度向低温度侧单调增加。补充说明7根据补充说明6中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第三pmos晶体管，其源极被耦合至第一电源并且其栅极被耦合至所述参考电压生成电路中的参考电流在其中流动的晶体管的栅极；第一pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至其漏极；第二pmos晶体管，其源极被耦合至第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；双极型晶体管，其集电极被耦合至所述pmos晶体管的所述漏极并且其基极被耦合至所述第三pmos晶体管的所述漏极；二极管，其一端被耦合至所述双极型晶体管的所述基极并且其另一端被耦合至第二电源；以及电阻器，其一端被耦合至所述双极型晶体管的发射极并且其另一端被耦合至所述第二电源，其中电流镜电路包括用于在所述参考电压生成电路中传送所述参考电流的晶体管和所述第三pmos晶体管，以及其中所述电流镜电路的电流镜像比在所述多个校正电流之间变化，并且所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明8根据补充说明1中所述的半导体器件，其中所述多个校正电路中的每个校正电路基于具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压、与所述差电压对应的电流、p-n结的正向电压和与所述正向电压对应的电流中的至少一个生成所述子校正电流。补充说明9根据补充说明8中所述的半导体器件，其中所述多个校正电路的所述多个子校正电流从所述预先确定的温度向高温度侧单调增加。补充说明10根据补充说明9中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第一pmos晶体管，其源极被耦合至第一电源并且其漏极被耦合至其栅极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，其耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的电流，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流，并且在所述多个校正电路之间变化，以及其中所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明11根据补充说明9中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第一pmos晶体管，其源极被耦合至第一电源并且其漏极被耦合至其栅极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的电流，并且在多个校正电路之间变化，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流，以及其中所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明12根据补充说明9中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：电阻器，具有与第一电源耦合的一端；pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述电阻器的另一端；以及恒流源，耦合在所述电阻器的所述另一端与第二电源之间，其中所述恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的电流，其中所述电阻器在所述多个校正电路之间变化，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明13根据补充说明9中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：电阻器，具有与第一电源耦合的一端；pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述电阻器的另一端；以及恒流源，耦合在所述电阻器的所述另一端与第二电源之间，其中所述恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的电流并且在所述多个校正电路之间变化，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明14根据补充说明8中所述的半导体器件，其中所述多个校正电路的所述多个子校正电流从所述预先确定的温度向低温度侧单调增加。补充说明15根据补充说明14中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第一pmos晶体管，其源极被耦合至第一电源并且其栅极被耦合至其漏极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的电流，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流，并且在所述多个校正电路之间变化，以及其中所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明16根据补充说明14中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：第一pmos晶体管，其源极被耦合至第一电源并且其栅极被耦合至其漏极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的电流，并且在所述多个校正电路之间变化，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流，以及其中所述第二pmos晶体管从所述漏极输出所述子校正电流。补充说明17根据补充说明14中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：恒流源，具有与第一电源耦合的一端；pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述恒流源的另一端；以及电阻器，其耦合在所述恒流源的所述另一端与第二电源之间，其中所述恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的电流，其中所述电阻器在所述多个校正电路之间变化，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明18根据补充说明14中所述的半导体器件，其中所述多个校正电路中的每个校正电路包括：恒流源，具有与第一电源耦合的一端；pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述恒流源的另一端；以及电阻器，其耦合在所述恒流源的所述另一端与第二电源之间，其中所述恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的电流并且在所述多个校正电路之间变化，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明19根据补充说明8中所述的半导体器件，其中所述多个校正电路中的第一校正电路的所述子校正电流从第一预先确定的温度向高温度侧单调增加，以及其中所述多个校正电路中的第二校正电路的所述子校正电流从低于所述第一预先确定的温度的第二预先确定的温度向低温度侧单调增加。补充说明20根据补充说明19中所述的半导体器件，其中所述第一校正电路包括：第一pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至其漏极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的第一电流，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第二电流，其中所述第二pmos晶体管从所述漏极输出所述子校正电流，以及其中所述第二校正电路包括：第三pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至其漏极；第四pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第三pmos晶体管的所述栅极；第三恒流源，耦合在所述第一电源与所述第三pmos晶体管的所述漏极之间；以及第四恒流源，耦合在所述第一pmos晶体管的所述漏极与所述第二电源之间，其中所述第三恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第三电流，所述第三电流不同于所述第二电流，其中所述第四恒流源生成根据p-n结的正向电压的第四电流，所述第四电流与所述第二电流相同，以及其中所述第四pmos晶体管从所述漏极输出所述子校正电流。补充说明21根据补充说明19中所述的半导体器件，其中所述第一校正电路包括：第一pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至其漏极；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一pmos晶体管的所述栅极；第一恒流源，耦合在所述第一电源与所述第一pmos晶体管的所述漏极之间；以及第二恒流源，耦合在所述第一pmos晶体管的所述漏极与第二电源之间，其中所述第一恒流源生成根据p-n结的正向电压的第一电流，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第二电流，其中所述第二pmos晶体管从所述漏极输出所述子校正电流，以及其中所述第二校正电路包括：第三pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至其漏极；第四pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第三pmos晶体管的所述栅极；第三恒流源，耦合在所述第一电源与所述第三pmos晶体管的所述漏极之间；以及第四恒流源，耦合在所述第一pmos晶体管的所述漏极与所述第二电源之间，其中所述第三恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第三电流，所述第三电流与所述第二电流相同，其中所述第四恒流源生成根据p-n结的正向电压的第四电流，所述第四电流不同于所述第二电流，以及其中所述第四pmos晶体管从所述漏极输出所述子校正电流。补充说明22根据补充说明19中所述的半导体器件，其中所述第一校正电路包括：第一电阻器，具有与第一电源耦合的一端；第一pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一电阻器的另一端；以及第一恒流源，耦合在所述第一电阻器的所述另一端与第二电源之间，其中所述第一恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的第一电流，其中所述第一pmos晶体管从所述漏极输出所述子校正电流，其中所述第二校正电路包括：第二恒流源，具有与第一电源耦合的一端；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第二恒流源的另一端；以及第二电阻器，耦合在所述第二恒流源的所述另一端与第二电源之间，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第二电流，所述第二电流不同于所述第一电流，其中所述第二电阻器与所述第一电阻器相同，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明23根据补充说明19中所述的半导体器件，其中所述第一校正电路包括：第一电阻器，具有与第一电源耦合的一端；第一pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第一电阻器的另一端；以及第一恒流源，耦合在所述第一电阻器的所述另一端与第二电源之间，其中所述第一恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压的差电压的第一电流，其中所述第一pmos晶体管从所述漏极输出所述子校正电流，其中所述第二校正电路包括：第二恒流源，具有与第一电源耦合的一端；第二pmos晶体管，其源极被耦合至所述第一电源并且其栅极被耦合至所述第二恒流源的另一端；以及第二电阻器，耦合在所述第二恒流源的所述另一端与第二电源之间，其中所述第二恒流源生成根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的第二电流，所述第二电流与所述第一电流相同，其中所述第二电阻器不同于所述第一电阻器，以及其中所述pmos晶体管从所述漏极输出所述子校正电流。补充说明24根据补充说明1中所述的半导体器件，其中所述多个校正电路的每个校正电路由控制信号选择性地开启/关断。补充说明25根据补充说明1中所述的半导体器件，其中所述参考电压生成电路通过将根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流、根据p-n结的正向电压的电流和所述校正电流相加生成参考电流，将所述参考电流转换成电压，并且输出所述电压作为所述参考电压。补充说明26根据补充说明5中所述的半导体器件，其中所述参考电压生成电路包括电流生成单元，其通过将根据具有不同发射极面积的两个双极型晶体管的基射极间电压之间的差电压的电流、根据p-n结的正向电压的电流和所述校正电流相加生成参考电流；以及输出单元，其将所述参考电流转换成电压，并且输出所述电压，其中所述电流生成单元包括：第一双极型晶体管，其发射极端子布置于第一电势节点侧；第二双极型晶体管，具有大于所述第一双极型晶体管的发射极面积的发射极面积，其发射极端子被耦合至所述第一双极型晶体管的发射极端子，并且其基极端子被耦合至所述第一双极型晶体管的集电极端子；第一电阻性元件，其一端被耦合至所述第一双极型晶体管的集电极端子并且其另一端被耦合至所述第一双极型晶体管的基极端子；第二电阻性元件，其一端被耦合至所述第二双极型晶体管的集电极端子并且其另一端被耦合至所述第一电阻性元件的另一端；第三电阻性元件，其一端被耦合至所述第一双极型晶体管的基极端子并且其另一端被耦合至所述第一电势节点；第四电阻性元件，其一端被耦合至所述第一双极型晶体管的发射极端子并且其另一端被耦合至所述第一电势节点；放大器，其输出根据所述第一双极型晶体管的集电极侧上的电压与所述第二双极型晶体管的集电极侧上的电压之间的差电压的第一电压；以及电压-电流转换器，其将所述第一电压转换成第二参考电流，向所述第一电阻性元件和第二电阻性元件与其耦合的节点供应所述第二参考电流，以及向所述输出单元供应所述电流作为所述参考电流，其中所述输出单元具有第五电阻性元件，其一端被耦合至所述电压-电流转换器并且其另一端被耦合至所述第一电势节点，其中所述第五电阻性元件输出当所述参考电流流动时在所述电压-电流转换器侧生成的电压作为所述输出电压，并且包括串联耦合的多个子电阻性元件，其中所述输出电压的温度特性可以由所述第三电阻性元件调节，其中所述输出电压的所述绝对值可以由所述第五电阻性元件调节，以及其中所述输出电压的非线性效应可以由所述第四电阻性元件调节。当前第1页12当前第1页12