一种基于vbe线性化的低温漂带隙基准电压源的制作方法
【技术领域】
[0001] 本发明涉及模拟电路技术领域，具体涉及一种基于VBE线性化的低温漂带隙基准 电压源。
【背景技术】
[0002] 带隙基准源是现代大规模集成电路中应用最广泛的一种基准源，广泛应用于数据 转换系统、电源管理系统和存储器系统等。其基本原理是利用一个负温度系数的电压（通 常是VBE，指晶体三极管基极B与发射极E之间的电压差）和一个正温度系数的电压（通常 是AVBE，指两个VBE之差）相叠加，使它们的正负温度系数相抵消，从而实现低温度系数电 压。
[0003] 随着系统精度要求的提高，传统的一阶基准电压的温度系数已经对系统精度产生 了制约。在现有技术中，通常采用高阶温度补偿技术实现较低温度系数的基准电压，所述的 高阶温度补偿技术一般是利用额外高阶补偿电路产生非线性正温度系数电压与一阶基准 电压叠加以实现低温度系数的基准电路。现有的高阶补偿技术有指数曲率补偿法，VBE线 性化，分段线性化，和利用不同材料电阻温度系数不同来补偿的方法。指数温度补偿利用三 极管的电流增益0随温度呈指数型变化的规律对基准电压做温度补偿，缺点是实际中0 变化范围很大限制了补偿效果，另外其电源电压要求较高，一般在5V;VBE线性化方法利 用两个集电极电流温度特性不同的VBE叠加产生的非线性电压分量来抵消VBE中的非线性 项，其缺点是电路对电阻比值的精度要求高，且输出支路输出电阻的温度系数等会影响高 阶补偿精度；分段线性补偿将整个温度范围分成若干段，在每个小段内，基准电压随温度的 偏移量将大大减小，分出的段数越多，偏移量越小，从而有效的提高整个温度范围内的电压 精度，其缺点是补偿电路结构复杂，增加芯片的面积和功耗；不同材料电阻法是利用两种具 有不同温度系数的电阻做二次温度补偿，其缺点是受工艺影响大，且额外的一层电阻掩模 版也增大了设计成本。
【发明内容】
[0004] 为提高带隙基准电压源的精度，本发明提供了一种基于VBE线性化的低温漂带隙 基准电压源，对传统VBE线性化技术基准电路结构做进一步的拓展和完善，目的在于避免 电流镜失配和输出电阻温度特性对高阶补偿精度的影响。
[0005] 为解决上述技术问题，本发明提供一种基于VBE线性化的低温漂带隙基准电压 源，包括PTAT电流产生电路，高阶补偿带隙基准电路，启动电路一和启动电路二；
[0006] 所述PTAT电流产生电路，用于产生所述高阶补偿带隙基准电路的偏置电压和 PTAT电流；
[0007] 所述高阶补偿带隙基准电路，通过具有不同温度特性的电流流经集电极的三极管 基-射极电压VBE之差构建非线性项，再与VBE叠加，抵消其中的非线性项，输出高阶补偿 的带隙基准电压；
[0008] 所述的启动电路一，用于产生所述PTAT电流产生电路的启动电流，避免电路在上 电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗；
[0009] 所述的启动电路二，用于产生所述高阶补偿带隙基准电路的启动电流，避免电路 在上电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗。
[0010] 其中，所述PTAT电流产生电路包括运算放大器AMP1、PM0S管MP1、PM0S管MP2、PNP 管Q0、PNP管Q1以及电阻R0 ;
[0011] 所述PMOS管MP1和所述PMOS管MP2的源极接直流电源，栅极接所述运算放大器 AMP1的输出端，所述PMOS管MP1的漏极连接所述运算放大器AMP1的负输入端，所述PMOS 管MP2的漏极连接所述运算放大器AMP1的正输入端；所述电阻R0的一端连接所述运算放 大器AMP1的正输入端，另一端接所述PNP管Q1的发射极；所述PNP管Q0的发射极连接所 述运算放大器AMP1的负输入端，所述PNP管Q0和所述PNP管Q1的基极、集电极接地。
[0012] 所述的高阶补偿带隙基准电路包括运算放大器AMP2、PMOS管MP3、PMOS管MP4、 PMOS管MP5、PNP管Q2、PNP管Q3、PNP管Q4、PNP管Q5、电阻R1、电阻R2、电阻R3、电阻R4、 电阻R10、NM0S管MN1、NM0S管MN2 ;
[0013]所述PMOS管MP3、所述PMOS管MP4和所述PMOS管MP5的源极接直流电源，栅极接 所述运算放大器AMP1的输出端，所述PMOS管MP3的漏极连接所述PNP管Q2的发射极，所 述PMOS管MP4的漏极连接所述PNP管Q3的发射极；所述PNP管Q3的基极连接所述PNP管 Q2的发射极，所述PNP管Q3的集电极接地，所述PNP管Q2的基极、集电极接地；所述PMOS 管MP5的漏极连接所述NM0S管丽2的漏极，所述NM0S管丽1、所述NM0S管丽2的栅极接所 述NM0S管丽2的漏极，所述NM0S管丽1与所述NM0S管丽2的源极接地，所述NM0S管丽1 的漏极接电阻R10的一端，所述电阻R10的另一端连接所述运算放大器AMP2的负输入端； 电阻R3的一端连接所述PNP管Q3的发射极，所述电阻R3的另一端连接所述PNP管Q4的 发射极，所述PNP管Q5的发射极连接所述运算放大器AMP2的正输入端，所述PNP管Q4与 所述PNP管Q5的基极、集电极接地；所述电阻R1的一端连接所述PNP管Q4的发射极，另一 端连接所述运算放大器AMP2的负输入端，所述电阻R4的一端连接所述运算放大器AMP2的 负输入端，所述电阻R2的一端连接所述运算放大器AMP2的正输入端，所述电阻R4的另一 端、所述电阻R2的另一端和所述运算放大器AMP2的输出端构成基准电压VREF的输出端。
[0014]所述启动电路一，包括PMOS管MP6、PMOS管MP7、NM0S管MN3、NM0S管MN4、NM0S 管丽5 ;
[0015] 所述PMOS管MP6和所述PMOS管MP7的源极接直流电源，所述PMOS管MP6的栅极 接所述运算放大器AMP1的输出端，所述PMOS管MP7的栅极接地，所述PMOS管MP6的漏极 连接所述NM0S管MN3的漏极，所述PMOS管MP7的漏极连接所述NM0S管MN4的漏极，所述 NM0S管MN3和所述NM0S管MN4的栅极接所述NM0S管MN3的漏极，所述NM0S管MN3和所述 NM0S管MN4的源极接地，所述NM0S管MN5的栅极连接所述NM0S管MN4的漏极，所述NM0S 管丽5的漏极连接运算放大器AMP1的输出端，所述NM0S管丽5的源极接地。
[0016] 所述启动电路二包括PMOS管MP8、PM0S管MP9，NM0S管MN6、NM0S管MN7、电阻R5 ;
[0017] 所述PMOS管MP8和所述PMOS管MP9的源极接直流电源，所述PMOS管MP8和所述 PMOS管MP9的栅极接运算放大器AMP1的输出端，所述PMOS管MP8的漏极连接所述NM0S管 MN6的漏极，所述PMOS管MP9的漏极连接所述NM0S管MN7的漏极，所述NM0S管MN6的栅极 连接所述NMOS管MN7的漏极，所述NMOS管MN6的源极接运算放大器AMP2的正输入端，所 述NM0S管MN7的栅极连接运算放大器AMP2的输出端，所述NM0S管MN7的源极接电阻R5 的一端，电阻R5的另一端接地。
[0018] 所述三极管基的零温度特性集电极电流是由两个VBE叠加再减去一个VBE的电压 加在电阻两端产生的负温度系数电流与三极管基-射极电压之差AVBE在电阻上产生的 正温度系数电流相加而成，其温度特性不受输出支路电流镜失配和输出电阻温度特性的影 响。
[0019] 本发明所达到的有益技术效果：
[0020] 1.整个电路使用同一类型电阻，减少掩模版数量，节约设计成本。
[0021] 2.与传统VBE线性化方法相比，该电路采用电压模输出VREF，避免了电流镜失配 和输出电阻温度特性对补偿精度的影响，从而获得高精度零温度系数的基准电压，进而解 决转换精度低等问题。
[0022] 3.整个基准电路温度系数低至1.097ppm，频率为lKHz时其电源抑制比（PSRR)可 达 82. 3dB。
[0023] 4.本发明的基准电压源电路采用寄生PNP管，可以在CMOS工艺下实现；电路中无 工作在亚阈值区域的M0S管，调试简单，稳定性更高。
【附图说明】
[0024] 图1本发明电路各部件及其连接电路图；
[0025] 图2图1所示基准电路输出电压的温度特性图；
[0026] 图3图1所示基准电路输出电压的电源抑制比特性图。
[0027] 其中：1PTAT电流产生电路；2高阶补偿带隙基准电路；3启动电路一；4启动电路 --〇
【具体实施方式】
[0028] 为了审查员能更好的了解本发明的技术特征、技术内容及其达到的技术效果，现 将本发明的附图结合实施例进行更详细的说明。然而，所示附图，只是为了更好的说明本发 明的技术方案，所以，请审查员不要就附图限制本发明的权利要求保护范围。
[0029] 下面结合附图和实施例对本发明专利进一步说明。
[0030] 如图1所示，本发明提供一种基于VBE线性化的低温漂带隙基准电压源，包括PTAT 电流产生电路，高阶补偿带隙基准电路，启动电路一和启动电路二；
[0031] 所述PTAT电流产生电路，用于产生所述高阶补偿带隙基准电路的偏置电压和 PTAT电流；
[0032] 所述高阶补偿带隙基准电路，通过具有不同温度特性的电流流经集电极的三极管 基-射极电压VBE之差构建非线性项，再与VBE叠加，抵消其中的非线性项，输出高阶补偿 的带隙基准电压；
[0033] 所述的启动电路一，用于产生所述PTAT电流产生电路的启动电流，避免电路在上 电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗；
[0034] 所述的启动电路二，用于产生所述高阶补偿带隙基准电路的启动电流，避免电路 在上电后进入简并偏置点，当启动完成后，关断启动电流，降低电路功耗。
[0035] 其中，所述PTAT电流产生电路包括运算放大器AMP1、PM0S管MP1、PM0S管MP2、PNP 管Q0、PNP管Q1以及电阻R0 ;
[0036] 所述PMOS管MP1和所述PMOS管MP2的源极接直流电源，栅极接所述运算放大器 AMP1的输出端，所述PMOS管MP1的漏极连接所述运算放大器AMP1的负输入端，所述PMOS 管MP2的漏极连接所述运算放大器AMP1的正输入端；所述电阻R0的一端连接所述运算放 大器AMP1