脉冲的生成方法及装置的制造方法
【技术领域】
[0001] 本发明涉及控制领域，具体而言，涉及一种脉冲的生成方法及装置。
【背景技术】
[0002] 在伺服驱动器的实际应用过程中，上位机往往需要监控电动机的实际运行位置， 上位机通过计算伺服驱动器反馈回来的总脉冲数来得到电机的实际运行位置，例如，绝对 值编码器发送2500个脉冲，上位机可以判断电机到达相应的位置。
[0003] 需要说明的是，电机的转速决定了正交脉冲的频率，在电机的转速过快的情况下， 电机编码器产生的正交脉冲的频率也越来越大，上位机无法接收到频率超过一定阈值范围 的正交脉冲，导致上位机无法得知电机的位置。
[0004] 针对上述伺服驱动器接收到的脉冲频率过高，上位机无法识别的问题，目前尚未 提出有效而简单的解决方案。
【发明内容】
[0005] 本发明实施例提供了一种脉冲的生成方法及装置，以至少解决伺服驱动器接收到 的脉冲频率过高，上位机无法识别的技术问题。
[0006] 根据本发明实施例的一个方面，提供了一种脉冲的生成方法，该方法包括：伺服 驱动器接收上位机发送的数据请求指令，其中，数据请求指令至少包括：预设脉冲个数；伺 服驱动器根据数据请求指令获取电机编码器发送的数字信号，并将数字信号转化为高频脉 冲；伺服驱动器根据预设脉冲个数、高频脉冲的总数生成脉冲分频参数；伺服驱动器使用 脉冲分频参数对高频脉冲进行分频处理，生成低频脉冲。
[0007] 根据本发明实施例的另一方面，还提供了一种脉冲的生成装置，该装置包括：接收 单元，用于接收上位机发送的数据请求指令，其中，数据请求指令至少包括：预设脉冲个数； 获取单元，用于根据数据请求指令获取电机编码器发送的数字信号，并将数字信号转化为 高频脉冲；生成单元，用于根据预设脉冲个数、高频脉冲的总数生成脉冲分频参数；处理单 元，用于使用脉冲分频参数对高频脉冲进行分频处理，生成低频脉冲。
[0008] 在本发明实施例中，采用伺服驱动器接收上位机发送的数据请求指令，其中，数据 请求指令至少包括：预设脉冲个数；伺服驱动器根据数据请求指令获取电机编码器发送的 数字信号，并将数字信号转化为高频脉冲；伺服驱动器根据预设脉冲个数、高频脉冲的总数 生成脉冲分频参数；伺服驱动器使用脉冲分频参数对高频脉冲进行分频处理，生成低频脉 冲，解决了伺服驱动器接收到的脉冲频率过高，上位机无法识别的技术问题。
【附图说明】
[0009] 此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0010] 图1是根据本发明实施例的一种脉冲的生成方法的流程图；
[0011] 图2是根据本发明实施例的一种可选的脉冲的生成方法的示意图；
[0012] 图3是根据本发明实施例的一种可选的脉冲的生成方法的示意图；
[0013] 图4是根据本发明实施例的一种可选的脉冲的生成方法的示意图；
[0014]图5是根据本发明实施例的一种可选的脉冲的生成方法的示意图；
[0015] 图6是根据本发明实施例的一种可选的脉冲的生成方法的示意图；以及
[0016]图7是根据本发明实施例的一种脉冲的生成装置的示意图。
【具体实施方式】
[0017] 为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的 附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是 本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术 人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范 围。
[0018] 需要说明的是，本发明的说明书和权利要求书及上述附图中的术语"第一"、"第 二"等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用 的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或 描述的那些以外的顺序实施。此外，术语"包括"和"具有"以及他们的任何变形，意图在于 覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限 于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产 品或设备固有的其它步骤或单元。
[0019] 实施例一
[0020] 根据本发明实施例，提供了一种脉冲的生成方法的实施例，需要说明的是，在附图 的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然 在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或 描述的步骤。
[0021] 图1是根据本发明实施例的一种脉冲的生成方法的流程图，如图1所示，该方法包 括如下步骤：
[0022] 步骤S12,伺服驱动器接收上位机发送的数据请求指令，其中，数据请求指令至少 包括：预设脉冲个数。
[0023] 在上述步骤S12中，上位机可以将脉冲数据请求指令发送至伺服驱动器中的DSP， 由DSP将上述数据请求指令发送至伺服驱动器中的FPGA中，在本方案中，上位机可以对伺 服驱动器设定预设脉冲个数，即用户希望电机在完整旋转一圈时所输出的脉冲数量。
[0024] 需要说明，本方案中的上位机可以是PC机，也可以为控制卡，该上位机与伺服驱 动器之间可以采用485通讯模式进行通信。
[0025] 可选地，上述伺服驱动器的FPGA的外围结构图如图2所示，FPGA与DSP采用并口 通讯，DSP在本方案中可以采用TI的TMS320F2812。考虑到数字转变成脉冲需要特殊时钟， 需要用到DCM模块，对于FPGA实现脉冲再生（脉冲分频）来说只是发送电机每旋转一周的 正交脉冲数指令给FPGA。FPGA与DSP之间的通讯则采用8bit的地址总线和16bit的数据 并口总线通讯，采用并口通讯是为了提高DSP与FPGA通讯速率，满足伺服控制系统的电环 计算周期。图2中的flash和JTAG口等一些器件是FPGA的最小系统必备器件，绝对值编 码器（例如多摩川电机编码器）线连接控制板接口经485芯片连接FPGA引脚。
[0026] 步骤S14,伺服驱动器根据数据请求指令获取电机编码器发送的数字信号，并将数 字信号转化为高频脉冲。
[0027] 在上述步骤S14中，伺服驱动器中的FPGA可以向电机编码器（例如绝对值编码 器）发送数据请求命令，电机编码器可以将数字信号发送至伺服驱动器中的FPGA，由FPGA 对上述数字信号进行处理。
[0028] 可选地，结合图3至图4,介绍FPGA向电机编码器（例如TS5667N120)下发读取指 令，以及FPGA获取电机编码器中数据的方法，具体如下：
[0029]FPGA如果想读取编码器的所有信息，就要读取编码器（例如TS5667N120)里的 ID3区域的数据，在这个ID3区域里又有7个区域分别存储着ID号、控制信息和地位单圈数 据、高位单圈数据、地位多圈数据、高位多圈数据、编码器错误信息、通讯警告。在芯片选择 信号和读信号有效的情况下，向通讯协议模块发送地址〇,紧接着发送请求数据ID3 (3)，这 样请求数据保存在内部寄存器中最后转变串行，然后等待RQbμsyn有效经485芯片发送 数据，FPGA向编码器下发读数据的指令时序图如图3所示。接着，等待48. 8μs时间，编码 器回数据完成后，在向通讯模块里发送数据对应的地址和读信号，读取数据总线上的数据， 最后组装数据，FPGA读取编码器发送的数据信号的时序图如图4所示。
[0030] 步骤S16,伺服驱动器根据预设脉冲个数、高频脉冲总数生成脉冲分频参数。
[0031] 在上述步骤S16中，伺服驱动器可以根据预设脉冲个数Pciut、高频脉冲总数量ριη来 计算脉冲分频参数，伺服驱动器中可以模拟出一个正交脉冲编码器，有该正交脉冲编码器 按照上述脉冲分频参数进行分频。
[0032] 步骤S18,伺服驱动器使用脉冲分频参数对高频脉冲进行分频处理，生成低频脉 冲。
[0033] 在上述步骤S18中，上述低频脉冲可以为伺服驱动器进行分频处理后的正交脉 冲，上位机，因此本方案可以实现，上位机可以接收到各种速度的电机生成的脉冲，从而得 到电机的位置。
[0034] 本方案通过伺服驱动器接收上位机发送的数据请求指令，其中，数据请求指令至 少包括：预设脉冲个数；伺服驱动器根据数据请求指令获取电机编码器发送的数字信号， 并将数字信号转化为高频脉冲；伺服驱动器根据预设脉冲个数、高频脉冲的总数生成脉冲 分频参数；伺服驱动器使用脉