中，避免输出电压V0出现过冲或波动。
[0034] 上文曾指出，图2中的控制晶体管220可以为PM0S晶体管MP2或PNP双极晶体管。 需要特别说明的是，图2中的控制晶体管220也可以为NM0S晶体管或NPN双极晶体管，具 体的，当控制晶体管220为NM0S晶体管时，所述控制晶体管220的第一连接端为漏极，其第 二连接端为源极，其控制端为栅极，对应的，还需要在使能端EN和NM0S晶体管的栅极之间 增设反相器，以实现前述的逻辑控制；当控制晶体管220为NPN双极型晶体管时，所述控制 晶体管220的第一连接端为集电极，其第二连接端为射极，其控制端为基极，对应的，需要 在使能端EN和NPN双极型晶体管的基极之间增设反相器，以实现前述的逻辑控制。另外， 图2中的负载LOAD可以为ARM处理器等被供电电路。
[0035] 综上所述，本实用新型中的低压差电压调节器包括功率管MP5、误差放大器EA，反 馈电压采样电路210、控制晶体管220、逻辑控制电路230、使能端EN、输出电容C1、控制开 关S1和输出端V0。当所述使能信号EN为第一逻辑电平时，其使控制晶体管220导通，实 现低压差电压调节器关闭，同时，所述逻辑控制电路230基于该第一逻辑电平控制开关S1 关断，切断输出电容C1与输出端V0的连接；当所述使能信号EN为第二逻辑电平时，其使 控制晶体管220关断，实现重启低压差电压调节器，若输出端的电压V0< (Vl-Vos)，则所 述逻辑控制电路230继续控制开关S1关断，若输出端的电压V0升高至接近Vl-Vos(即 V0彡（Vl-Vos))时，所述逻辑控制电路230控制开关S1导通，以实现输出电容C1与输出 端V0相连。这样，本实用新型中的低压差电压调节器不仅可以节省间歇式工作过程中，输 出电容C1上额外消耗的能量，降低系统的平均功耗，而且还可以避免在重启过程中输出电 压V0出现过充或波动。
[0036] 在本实用新型中，"连接"、相连、"连"、"接"等表示电性相连的词语，如无特别说明， 则表示直接或间接的电性连接。
[0037] 需要指出的是，熟悉该领域的技术人员对本实用新型的【具体实施方式】所做的任何 改动均不脱离本实用新型的权利要求书的范围。相应地，本实用新型的权利要求的范围也 并不仅仅局限于前述【具体实施方式】。
【主权项】
1. 一种低压差电压调节器，其特征在于，其包括功率管、误差放大器、反馈电压采样电 路、控制晶体管、使能端、输出电容、控制开关和输出端V0， 所述功率管的源极与电源端相连，其漏极与输出端VO相连，其栅极与误差放大器的输 出端相连，误差放大器的第二输入端与参考电压相连； 所述反馈电压采样电路的输入端与输出端VO相连，所述反馈电压采样电路的输出端 与所述误差放大器的第一输入端相连，所述反馈电压采样电路用于采样所述输出端VO的 电压并输出反馈电压； 所述控制晶体管的第一连接端与电源端相连，其第二连接端与功率管的栅极相连，其 控制端与使能端相连； 所述控制开关和输出电容依次连接于所述输出端VO和接地端之间，所述控制开关的 控制端与所述使能端相连，所述使能端用于接收使能信号。2. 根据权利要求1所述的低压差电压调节器，其特征在于， 当所述使能信号为第一逻辑电平时，其使控制晶体管导通，将功率管的栅极电压拉高 至电源电压，从而关断功率管，实现关闭低压差电压调节器，同时，该第一逻辑电平使控制 开关关断，以切断输出电容与输出端VO的连接； 当所述使能信号为第二逻辑电平时，其使控制晶体管关断，此时，功率管的栅极电压受 误差放大器的输出端控制，同时，该第二逻辑电平使控制开关导通，以实现输出电容与输出 端VO相连，从而实现重启低压差电压调节器。3. 根据权利要求2所述的低压差电压调节器，其特征在于，其还包括连接于控制开关 的控制端和使能端之间的逻辑控制电路，所述逻辑控制电路的第一输入端与使能端相连， 其第二输入端与输出端VO相连，其第三输入端与输出电容和控制开关之间的连接节点相 连，其输出端与所述控制开关的控制端相连， 当所述使能信号为第二逻辑电平时，若输出端VO的电压小于Vl-Vos，则所述逻辑控制 电路输出控制信号以使得控制开关关断，若输出端的电压VO的电压大于等于Vl-Vos时，所 述逻辑控制电路使控制开关导通， 其中，Vl为输出电容和控制开关之间的连接节点的电压值，VO为输出端VO的电压值，Vos为预先设定的偏差电压， 当所述使能信号为第一逻辑电平时，所述逻辑控制电路输出控制信号以使得控制开关 关断。4. 根据权利要求3所述的低压差电压调节器，其特征在于， 所述逻辑控制电路包括比较器、电压源和逻辑单元，所述比较器的第一输入端与输出 端VO相连，其第二输入端与电压源的负极相连，该电压源的正极与输出电容和控制开关之 间的连接节点相连，比较器的输出端与逻辑单元的一个输入端相连；所述逻辑单元的另一 个输入端与使能端相连，所述逻辑单元的输出端与控制开关的控制端相连，所述电压源的 电压值为所述偏差电压的电压值。5. 根据权利要求4所述的低压差电压调节器，其特征在于， 所述偏差电压Vos的取值范围为：0 <Vos< 50mV。6. 根据权利要求4所述的低压差电压调节器，其特征在于， 所述功率管为PMOS晶体管； 所述误差放大器的第一输入端为正相输入端，其第二输入端为负相输入端； 所述反馈电压采样电路包括串联于所述输出端VO和接地端之间的电阻R2和电阻R1， 电阻R2和电阻Rl之间的连接节点为所述反馈电压采样电路的输出端。7. 根据权利要求6所述的低压差电压调节器，其特征在于， 所述控制晶体管为PMOS晶体管，所述控制晶体管的第一连接端为源极，其第二连接端 为漏极，其控制端为栅极；或 所述控制晶体管为PNP双极型晶体管，所述控制晶体管的第一连接端为射极，其第二 连接端为集电极，其控制端为基极。8. 根据权利要求7所述的低压差电压调节器，其特征在于， 所述比较器的第一输入端为正相输入端，其第二输入端为负相输入端；所述逻辑单元 包括与门；使能信号的第一逻辑电平为低电平，其第二逻辑电平为高电平。9. 根据权利要求3所述的低压差电压调节器，其特征在于， 所述控制晶体管为NMOS晶体管，所述控制晶体管的第一连接端为漏极，其第二连接端 为源极，其控制端为栅极；或 所述控制晶体管为NPN双极型晶体管，所述控制晶体管的第一连接端为集电极，其第 二连接端为射极，其控制端为基极。10. -种供电系统，其特征在于，其包括被供电电路和如权利要求1-9任一所述的低压 差电压调节器， 所述低压差电压调节器通过其输出端VO给被供电电路供电，所述被供电电路为ARM处 理器。
【专利摘要】本实用新型提供一种低压差电压调节器及供电系统，低压差电压调节器包括功率管、误差放大器、反馈电压采样电路、控制晶体管、使能端、输出电容、控制开关和输出端。功率管的源极与电源端相连，漏极与输出端相连，栅极与误差放大器的输出端相连，误差放大器的第二输入端与参考电压相连；反馈电压采样电路用于采样输出端的电压并输出反馈电压；控制晶体管的第一连接端与电源端相连，第二连接端与功率管的栅极相连，控制端与使能端相连；控制开关和输出电容依次连接于输出端和接地端之间，控制开关的控制端与使能端相连，使能端用于接收使能信号。与现有技术相比，本实用新型中的低压差电压调节器可以节省在间歇式工作方式中额外消耗的能量。
【IPC分类】G05F1/56
【公开号】CN204631670
【申请号】CN201520337864
【发明人】王钊
【申请人】无锡中星微电子有限公司
【公开日】2015年9月9日
【申请日】2015年5月22日