专利名称：叠板式存储器的制作方法
技术领域：
本发明公开了一种叠板式存储器，尤其是一种将多个设置有存储芯片的存储板通过联接器固定连接，并通过联接器完成各存储板之间信息传递的内存条，使该内存条具有更大的存储容量，属于计算机硬件技术领域。
背景技术：
众所周知，内存条(内存储器)是在PCB(PRINTED CIRCUIT BOARD印制电路板)板的正反面贴装存储芯片、时钟芯片及控制芯片并通过该PCB板上的金手指插接接口与外界进行信号交互通讯。
传统内存条的PCB板表面通常贴装有存储芯片(正反面分别装设)。由于应用环境的特殊，使PCB板的尺寸受到限制，所以很难增加供贴装存储芯片用的贴装空间。目前，为达到增加内存容量的目的，主要采用以下两种方法1、增加PCB板的高度由于受到金手指接口长度及主板空间尺寸的制约，只能将PCB板的高度增加，从而获得较大的存储芯片贴装面积。但是，由于内存条是装设在计算机内部的装置，其高度尺寸在许多应用场合也同样会受到限制，特别是对于许多外形小巧的计算机主机，或者需要安装更多硬件设备的主机箱，内存条PCB板的高度更是受到严格的限制，所以这种增加容量的方法在应用方面十分有限。
2、叠片(Stacked IC)方法采用经过特别处理的芯片制造内存条。这种芯片是将两块同样的普通存储芯片通过一定的技术封装在一起，形成的叠片。封装后的叠片在占用的贴装面积上与原来的普通芯片相比是一样的，而存储单元则扩大了一倍。这种方法虽然能够有效地扩大内存条的存储容量，但是其成本较高，工艺较为复杂。而能够掌握这种封装技术的厂家很少，故此，其应用也同样受到制约。
发明内容
本发明的目的在于提供一种叠板式存储器。该存储器具有两个或两个以上双面贴装有存储芯片的PCB板，在不增加内存条轮廓尺寸的前提下，使得存储容量得到大幅度增加。
本发明的目的是这样实现的一种叠板式存储器，它至少包括贴装有存储芯片的内存条主板，所述的内存条主板表面还叠设有贴装存储芯片的内存条从板，用于增加存储器的存储容量；内存条从板通过联接器与内存条主板固定联接；内存条主板表面敷设的读写控制电路与内存条从板表面敷设的读写控制电路之间通过连接线路连接。
所述的内存条主板表面还贴装有用于信号缓存的寄存器及时钟锁相环，该寄存器及时钟锁相环的输入、输出端与主板表面敷设的读写控制电路连接。
所述的内存条主板一侧边设有用于与外部设备通讯的金手指电气连接插头，该插头与主板表面敷设的读写控制电路连接。
所述的内存条从板表面贴装有用于信号缓存的寄存器，该寄存器与从板读写控制电路连接。
所述的联接器具有用于主板与从板机械连接的卡口及用于连接主板与从板读写控制电路的连接线路。
所述的连接线路两端分别焊设或插设在用于连接主板读写控制电路及从板读写控制电路的信号传输线路中。
所述的联接器为多芯导线联接器(CABLE)或板对板联接器(B2BCONNECTOR)。
本发明所提供的叠板式存储器将一个贴装有存储芯片的PCB主板与多个贴装有存储芯片的PCB从板联接在一起。对从片表面存储芯片的读写操作通过PCB板之间的联接器的数据信息通道完成。而该存储器对外界的信息传递则是通过主板上的金手指接口完成。
上述叠板式存储器所组成的内存条不增加长、宽尺寸，只增加了厚度，在符合对内存条尺寸限制的同时，大幅度增加了内存条的存储容量。该内存条制作简单，成本低廉，性能稳定，适合大批量生产。
图1为传统PCB板内存条的正面示意图；图2为传统PCB板内存条的侧视图；图3为本发明所提供的一具体实施例的侧视图；图4为本发明所提供的一具体实施例的信号传输示意图；图5为本发明所提供的一具体实施例联接器的结构示意图；图6为本发明所提供的一具体实施例的电路原理图；图7为本发明所提供的一具体实施例中寄存器逻辑图；图8为本发明所提供的一具体实施例中时钟锁相环逻辑图。
具体实施例方式
以下，根据一具体实施例并参照附图对本发明做进一步的详细说明。
图1、2是目前常用的一种计算机内存条示意图，由于使用的场合或计算机主机箱体的不同，使用的内存条的外框尺寸将有所不同，但通常为如图1、2所示。该内存条是将存储芯片11、寄存器(REGISTER)12及时钟锁相环(PLL)13贴装在PCB板1的表面，并将各芯片11通过附着在PCB板1表面的连接电路进行连接。在PCB板1一边缘的表面还附着有金手指14。内存条通过金手指14完成与外界的信息传输。
参见图2，内存条的正反两面都贴装有存储芯片11；通常情况下，PCB板1的每个表面都贴装有9颗存储芯片。
如图3，本发明所提供的一较佳实施例是在PCB板1的一个表面通过联接器3又叠设另一块PCB从板2，相对于从板2而言，PCB板1可称为主板1。主板1的表面仍与传统的内存条相同，贴装有存储芯片及时钟、寄存芯片。从板2的正反两面也同样分别贴装有9颗存储芯片21，但从板2不设用于连接计算机主板的金手指。板2与外界的信息传输是通过联接器3及主板1表面的金手指插头14实现的。从板2表面贴装的存储芯片的控制信息、读写数据信息均由主板1通过联接器3中设有的数据控制信号通道提供。
图1、3、4为本实施例的信息传输示意图，本实施例通过金手指14实现了与外界的信号交互。其工作过程为各路信号(包括控制、时钟和数据信号)通过金手指14(实际上是多路信号引线的插头)引入到主板1上。时钟信号输入到时钟锁相环(PLL)13中(如图1)，经过时钟锁相环13的驱动后输出10路完全相同的时钟信号，这些时钟信号分别输入到所有芯片，并作为这些芯片工作的时钟参考，所说的芯片包括从板2上的各个芯片，所以，时钟锁相环13输出的信号中有一部分通过联接器3引入到从板2上；控制信号在输入到存储芯片前先要经过寄存器12的缓冲作用，缓冲作用不仅能很好的同步各个控制信号，还能有效的调节驱动能力的问题。在本实施例中，因为需要用控制信号去驱动的存储芯片多达36颗(包括主板1和从板2的)，所以与普通内存只使用2颗寄存器芯片不同，而是采用了3颗寄存器芯片以获得更多的驱动能力，其中2颗设置在主板1上，另外1颗设置在从板2上，为寄存器22。控制信号通过金手指引入到主板1上后，一部分输入到主板1上的2个寄存器12，相应的输出既用于主板1也用于从板2，其他的信号则要输入到从板2的寄存器22，所有引入到从板2的控制信号都是通过联接器3上的信道进行传输的。
如图5，本实施例采用的联接器3为B2B(BOARD TO BOARD板到板)联接器。联接器3不仅起到信息传输的作用，而且还起到了将主板1、从板2固定联接的作用。该联接器实际上是成对使用的，分为公槽31、母槽32。本实施例所采用的公槽31、母槽32是Molex公司的53671和52921系列产品。
公槽31以及母槽32主体材料均是由一种硬塑料制成。公槽31底部具有金属管脚311，母槽32底部同样具有金属管脚321，如同常用的表面贴装器件一样，可以焊接在PCB板表面的敷设读写控制电路上。公槽31顶部具有两排凸槽312，而母槽32的顶部是两条凹槽322。公槽31、母槽32以顶部相对接，则可以完全咬合，此时，联接器的机械联接部件与电气连接部件为一体设置，对接后的联接器3具有相当的插拔力，两块分别焊接了公槽31、母槽32的PCB板就可以通过这样的对接联到一起，因为联接器3的材质比较坚硬，所以可以起到一定的固定作用。
联接器3的两排金属管脚是由其内部引到顶部的，对接后的联接器3上相对应位置的金属脚都是接通的，电信号可以通过联接器3从一块PCB传递到另一块PCB上。公槽31、母槽32可以根据需要选择不同的管脚数目，本实施例中使用的是52921-0804及53671-0804，公槽31、母槽32各自均有80个管脚，也就是可以传递80路信号。
如图6所示，经过寄存器缓冲后的控制信号输入到存储芯片的命令口上；数据信号总共有72路，每一路都要引入到存储芯片的I/O(输入/输出)口上，并且它们全都是由主板1和从板2的存储芯片所共用的，也就是说每路数据信号都在主板1上分成两个，一个引入到主板1上的存储芯片I/O口，另一个通过联接器3引入到从板2上的存储芯片I/O口。
图6中，D0-D35是36个存储芯片，它们处理的信号包括控制信号，时钟信号和数据信号，图中的DQ0-DQ6 3、DQMB0-DQMBB7就是72位的数据信号，可以看到每路数据信号都是两个存储芯片共用的，当然不同的芯片使用数据总线的时段不同，具体实现由控制逻辑完成。
如图7所示为寄存器(REGISTER)的连接电路逻辑示意图，从该逻辑图上可以看到，所有的控制信号都经过寄存器(REGISTER)缓冲后输出，并输入到存储芯片对应的输入端口。在本实施例中共使用了3颗寄存器(REGISTER)芯片，这些芯片共同将所有控制、时钟、数据信号经缓冲后，驱动存储芯片并完成对存储芯片的数据读写操作。
参照图8所示，时钟锁相环(PLL)的连接电路说明了时钟信号的分配情况，该图中1路时钟输入CK0被驱动成多路的输出，每路时钟输出可以供给最多4颗存储芯片(图中为SDRAM)，本实施例中，36颗存储芯片共需要9路时钟信号，外加寄存器芯片使用的1路信号，总共需要10路时钟信号输出。
上述实施例通过将两块贴装有存储芯片的主板1、从板2叠放联设，使内存容量得到了倍增。同时该存储器的长、宽尺寸并没有扩大，只是厚度有所增加。由于计算机主板的内存条插槽之间设有一定的空间，所以，上述实施例相对与传统内存条所增加的厚度不会影响该实施例的实际应用。
最后所应说明的是以上实施例仅用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。
权利要求
1.一种叠板式存储器，它至少包括贴装有存储芯片的内存条主板，其特征在于所述的内存条主板表面还叠设有贴装存储芯片的内存条从板，用于增加存储器的存储容量；内存条从板通过联接器与内存条主板固定联接；内存条主板表面敷设的读写控制电路与内存条从板表面敷设的读写控制电路之间通过连接线路连接。
2.根据权利要求1所述的叠板式存储器，其特征在于所述的内存条主板表面还贴装有用于信号缓存的寄存器及时钟锁相环，该寄存器及时钟锁相环的输入、输出端与主板表面敷设的读写控制电路连接。
3.根据权利要求1或2所述的叠板式存储器，其特征在于所述的内存条主板一侧边设有用于与外部设备通讯的金手指电气连接插头，该插头与主板表面敷设的读写控制电路连接。
4.根据权利要求1所述的叠板式存储器，其特征在于所述的内存条从板表面贴装有用于信号缓存的寄存器，该寄存器与从板读写控制电路连接。
5.根据权利要求1所述的叠板式存储器，其特征在于所述的联接器具有用于主板与从板机械连接的卡口及用于连接主板与从板读写控制电路的连接线路。
6.根据权利要求5所述的叠板式存储器，其特征在于所述的联接器为机械联接卡口与连接线路分体设置或一体设置。
7.根据权利要求5或6所述的叠板式存储器，其特征在于所述的连接线路两端分别焊设或插设在用于连接主板读写控制电路及从板读写控制电路的信号传输线路中。
8.根据权利要求1或5所述的叠板式存储器，其特征在于所述的联接器为多芯导线联接器(CABLE)或板对板联接器(B2B CONNECTOR)。
全文摘要
一种叠板式存储器，它至少包括贴装有存储芯片的内存条主板，所述的内存条主板表面还叠设有贴装存储芯片的内存条从板，用于增加存储器的存储容量；内存条从板通过联接器与内存条主板固定联接；内存条主板表面敷设的读写控制电路与内存条从板表面敷设的读写控制电路之间通过连接线路连接；内存条主板一侧边设有用于与外部设备通讯的金手指电气连接插头，该插头与主板表面敷设的读写控制电路连接；联接器具有用于主板与从板机械连接的卡口及用于连接主板与从板读写控制电路的连接线路。本发明所提供的叠板式存储器将一个贴装有存储芯片的PCB主板与多个贴装有存储芯片的PCB从板联接在一起，大幅度增加了内存条的存储容量。
文档编号G06F1/16GK1508648SQ0215662
公开日2004年6月30日 申请日期2002年12月17日 优先权日2002年12月17日
发明者周斌, 周 斌 申请人:记忆科技(深圳)有限公司