专利名称：存储器模组及存储器模组内的数据交换方法
存储器模组及存储器模组内的数据交换方法
技术领域：
本申请的一方面是有关一种存储器模组及存储器模组内的数据交换方法，尤其是 有关一种包括易失性存储装置和非易失性存储装置的存储器模组。
背景技术：
存储器大致可分为易失性存储器(volatiIe memory)和非易失性存储器 (non-volatilememory)0易失性存储器包括动态随机存取存储器(DRAM)和静态随机存取 存储器(SRAM)等，具有存取速度快的优点，但由于工作时需要持续为其供电否则将导致 存储于其内的数据丢失，因而具有较高的功耗。非易失性存储器包括闪速存储器(FLASH memory)，相比易失性存储器具有高集成度的优点，即单位体积存储密度高，并且由于断电 不会导致存储于其内的数据丢失而具有较低的功耗。非易失性存储器的存取速度低于易失 性存储器，高于机械式硬盘。目前，被用于计算机存储系统的主要是易失性存储器，如DRAM。而非易失性存 储器，如FLASH，则越来越多地被用于通过I/O接口存取的外部存储设备，比如固态硬盘 (solid statedisk)或 U 盘等。
发明内容一方面，在计算机系统中通过I/O接口与存储系统进行数据交换一般需要经过多 次数据格式转换，比如外部设备的数据格式与I/O接口的数据格式之间的转换，以及I/O接 口的数据格式与存储系统的数据格式之间的转换等，因此，外部设备与存储系统之间的数 据交换过程比较复杂并且会消耗较大的系统资源。另一方面，存储系统是由系统中各设备所共享，一个外部设备，如固态硬盘，若要 与存储系统进行数据交换就需要跟其他设备进行竞争。而连接于I/O接口的外部设备的优 先级一般较低，在竞争中处于劣势，这样将使外部设备中的一些重要数据无法及时送至存 储系统而降低了整个系统的效率。又一方面，通过I/O接口与存储系统进行数据交换需要由中央处理器(CPU)进行 调度，而这又进一步的消耗了 CPU的资源。又一方面，通过I/O接口与存储系统进行数据交换需要由主控制器参与，这会消 耗主控制器的资源。又一方面，当计算机处于休眠状态时，存储系统中仍存储着大量数据，为保持这些 数据不丢失，系统必须为存储系统一直供电，而这将进一步增加系统的功耗；若将这些数据 在计算机休眠时存储于连接于I/O接口的硬盘的话，由于I/O接口与存储系统之间的数据 交换速度较慢，将导致恢复系统的时间较长。发明人意识到由于I/O接口传输速率的瓶颈以及I/O接口与存储系统之间的数据 交换的复杂机制，非易失性存储器，如FLASH，远高于传统机械式硬盘存取速度的优势并未 得到充分利用。
本申请的一方面提供了一种存储器模组(memory module)，该存储器模组包括至 少一个易失性存储装置、至少一个非易失性存储装置以及数据交换控制装置。该数据交换 控制装置根据接收到的指令控制易失性存储器装置和非易失性存储装置在该存储器模组 内的数据交换。在一些实施例中，当数据交换控制装置接收到第一指令时，控制从非易失性存储 装置读取数据并把这些数据写入易失性存储装置；当数据交换控制装置接收到第二指令 时，控制从易失性存储装置读取数据并把这些数据写入非易失性存储装置。在一些实施例中，存储器模组用于缓存一计算机处理器，如CPU，和其他装置，如通 过I/O接口连接于该计算机的装置，之间的数据交换。在一些实施例中，存储器模组是由一主控制器控制，主控制器与处理器和存储器 模组直接连接。在一些实施例中，存储器模组的易失性存储装置用于存储计算机处理器正在使用 的数据。易失性存储器包括但不限于动态随机存取存储装置(DRAM)、静态随机存取存储装 置(SRAM)等。非易失性存储器包括但不限于闪速存储装置(FLASH)、铁电随机存取存储装 置(FRAM)、相变随机存取存储装置(PCRAM)等。在一些实施例中，存储器模组是安装在一块印刷电路板上的至少一个存储装置的 总成。在一些实施例中，计算机可以包括一个以上处理器。该存储器模组包括一个数据接口，该存储器模组通过该数据接口与其他装置进行 数据交换。在一些实施例中，该数据接口为双数据率(DDR，double data rate)接口 ；在又 一实施例中，该存储器模组数据接口为RAMBUS存储器模组接口。在一些实施例中，易失性存储装置和非易失性存储装置之间的数据交换可以是单 向的，如自非易失性存储装置至易失性存储装置，或自易失性存储装置至非易失性存储装 置。在又一实施例中，易失性存储装置和非易失性存储装置之间的数据交换可以是双向的。 其中，易失性存储装置和非易失性存储装置之间的数据交换不经过控制各存储器模组和其 他装置之间数据交换的主控制器。在一些实施例中，存储器模组对应每一非易失性存储装置设有非易失性存储装置 控制器，以控制对应的非易失性存储装置。在一些实施例中，存储器模组还包括易失性存储装置控制器，以控制易失性存储装置。在一些实施例中，存储器模组还包括故障区块管理装置，以管理非易失性存储装 置中的故障区块。在一些实施例中，存储器模组还包括读写次数管理装置，以使非易失性存储装置 中各区块的读写次数尽量平均，从而提高非易失性存储装置的使用寿命。在一些实施例中，存储器模组还包括一个预取缓存，以缓存由非易失性存储装置 读出的数据。在一些实施例中，复数个非易失性存储装置并行地连接于预取缓存，以提高数 据读取速度。在一些实施例中，存储器模组还包括一个命令分配装置。命令分配装置把从存储器模组外部接收到的命令分配给对应的装置。在一些实施例中，当命令分配装置接收到向 易失性存储装置写入从存储器模组外部接收到的数据的命令时，把接收到的写命令分配给 易失性存储装置控制器。当命令分配装置接收到由易失性存储器读出数据至其他设备时， 把接收到的读命令分配给易失性存储装置控制器。当命令分配装置接收到从非易失性存储 装置读取数据至数据接口的命令时，命令分配装置把接收到的命令分配给非易失性存储装 置。当命令分配装置接收到从易失性存储装置读取数据并写入非易失性存储装置的命令 时，把接收到的命令分配给数据交换控制装置。接着，数据交换控制装置产生一个读命令至 易失性存储装置，产生一个写命令至非易失性存储装置。当命令分配装置接收到从非易失 性存储装置读取数据并写入易失性存储装置的命令时，把接收到的命令分配给数据交换控 制装置。接着，数据交换控制装置产生一个读命令至非易失性存储装置，产生一个写命令至 易失性存储装置。本申请的又一方面提供了一种计算机存储系统，用于缓存一计算机内的CPU和其 他装置之间的数据交换。该存储系统包括一个或多个存储器模组以及一个主控制器。该主 控制器控制存储器模组与其他装置之间的数据交换。该存储器模组包括至少一个易失性存 储器装置、至少一个非易失性存储装置以及数据交换控制装置。该数据交换控制装置根据 接到的指令控制该至少一个易失性存储器装置和该至少一个非易失性存储装置在该存储 器模组内的数据交换。存储器模组内易失性存储器装置和非易失性存储装置之间的数据交 换不经过主控制器。在一些实施例中，主控制器可以是一个独立的装置，也可以是集成在计算机处理 器中。本申请的又一方面提供了一种存储器模组，用于缓存计算机处理器与其他装置之 间的数据交换。该存储器模组包括至少一个易失性存储器装置、至少一个非易失性存储装 置以及数据交换控制装置。该数据交换控制装置根据接到的指令控制该至少一个易失性存 储器装置和该至少一个非易失性存储装置在该存储器模组内的数据交换。本申请的又一方面提供了一种存储器模组，用于计算机系统，该存储器模组包括 至少一个易失性存储装置和至少一个非易失性存储装置。其中，非易失性存储装置可用于 当计算机系统处于关机或休眠状态时存储计算机程序，易失性存储装置可用于运行这些计 算机程序。本申请的又一方面提供了一种存储器模组，用于计算机系统，该存储器模组包括 至少一个易失性存储装置和至少一个非易失性存储装置。其中，非易失性存储装置可用于 当计算机系统从运行状态切换休眠状态时，存储至少部分易失性存储装置中的数据。在一些实施例中，存储器模组是双面引脚存储器模组(dual-in-line memory module)。在一些实施例中，存储器模组为双数据率双面引脚存储器模组。在一些实施例中，非易失性存储装置的总容量大于等于易失性存储装置的总容量。本申请的又一方面提供了一种存储器模组内的数据读写方法，该存储器模组包括 至少一个易失性存储装置和至少一个非易失性存储装置，该方法包括以下操作接收来自 主控制器的把非易失性存储装置中的数据读出并写入易失性存储装置的指令；自非易失性存储装置读出这些数据；以及把这些数据写入易失性存储装置。在一些实施例中，这些数据在从非易失性存储装置中读出到写入易失性存储装置 的过程不经过主控制器。在又一实施例中，这些数据在从非易失性存储装置中读出到写入 易失性存储装置的过程在存储器模组内进行。在又一实施例中，这些数据在从非易失性存 储装置中读出到写入易失性存储装置的过程不经过存储器模组对外的接口。在一些实施例中，存储器模组还包括缓存，方法还包括以下操作把自非易失性存 储装置读出这些数据存储在缓存中；以及把缓存中的这些数据写入易失性存储装置。本申请的又一方面提供了一种存储器模组内的数据读写方法，该存储器模组包括 至少一个易失性存储装置和至少一个非易失性存储装置，该方法包括以下操作接收来自 主控制器的把易失性存储装置中的数据读出并写入非易失性存储装置的指令；自易失性存 储装置读出这些数据；以及把这些数据写入非易失性存储装置。其中，这些数据在从易失性 存储装置中读出到写入非易失性存储装置的过程中不经过主控制器。在一些实施例中，存储器模组还包括缓存，方法还包括以下操作把自易失性存储 装置读出这些数据存储在缓存中；以及把缓存中的这些数据写入非易失性存储装置。在一些实施例中，这些数据在从易失性存储装置中读出到写入非易失性存储装置 的过程不经过主控制器。在又一实施例中，这些数据在从易失性存储装置中读出到写入非 易失性存储装置的过程在存储器模组内进行。在又一实施例中，这些数据在从易失性存储 装置中读出到写入非易失性存储装置的过程不经过存储器模组对外的接口。本申请的又一方面提供了一种存储器模组，用于一计算机，该存储器模组包括至 少一个易失性存储装置，该存储器模组还包括至少一个非易失性存储装置，用于存储计算 机操作系统，其中，易失性存储装置和非易失性存储装置可在存储器模组内进行数据交换。本申请的又一方面提供了一种存储器模组，用于一计算机，该存储器模组包括至 少一个易失性存储装置，该存储器模组还包括至少一个非易失性存储装置，当计算机从运 行状态切换至休眠状态时，在存储器模组内，易失性存储装置中的相应数据被读取并写入 非易失性存储装置；当计算机从休眠状态切换至运行状态时，在存储器模组内，非易失性存 储装置中的相应数据被读取并写入易失性存储装置。本申请的又一方面提供了一种存储器模组内的数据交换方法，该存储器模组用于 缓存计算机的CPU与其他装置之间的数据交换，该存储器模组包括至少一个易失性存储装 置和至少一个非易失性存储装置，该方法包括以下操作接收从非易失性存储装置读取数 据并写入所述易失性存储装置的命令；从非易失性存储装置读取数据；以及把从非易失性 存储装置读取的数据写入易失性存储装置，其中，从非易失性存储装置读取数据并写入易 失性存储装置的操作是在存储器模组内进行。本申请的又一方面提供了一种存储器模组内的数据交换方法，该存储器模组用于 缓存计算机的CPU与其他装置之间的数据交换，该存储器模组包括至少一个易失性存储装 置和至少一个非易失性存储装置，该方法包括以下操作接收从易失性存储装置读取数据 并写入非易失性存储装置的命令；从易失性存储装置读取数据；以及把从易失性存储装置 读取的数据写入非易失性存储装置，其中，从易失性存储装置读取数据并写入非易失性存 储装置的操作是在存储器模组内进行。本申请的又一方面提供了一种存储器模组，用于缓存计算机处理器与其他装置之间的数据交换。该存储器模组包括至少一个易失性存储装置和至少一个非易失性存储装 置。该存储器模组被设置成当接收到从易失性存储装置读取数据并写入非易失性存储装置 的命令，从易失性存储装置读取数据，并把从易失性存储装置读取的数据写入非易失性存 储装置，其中，从易失性存储装置读取数据并写入非易失性存储装置的操作是在存储器模 组内进行。本申请的又一方面提供了一种存储器模组，用于缓存计算机处理器与其他装置之 间的数据交换，该存储器模组包括至少一个易失性存储装置和至少一个非易失性存储装 置。该存储器模组被设置成当接收到从非易失性存储装置读取数据并写入易失性存储装置 的命令，从非易失性存储装置读取数据，并把从非易失性存储装置读取的数据写入易失性 存储装置，其中，从非易失性存储装置读取数据并写入易失性存储装置的操作是在存储器 模组内进行。本申请的设计可以在一定程度上减轻计算机系统中CPU和主控制器的负担，提高 计算机系统开关机速度以及在运行状态和休眠状态之间的切换的速度，以及降低存储系统 的功耗。
以下附图为本申请的一部分，结合以下附图可以更好地理解本申请。以下附图展 示了本申请的一些实施例，以帮助技术人员更好地理解本申请的原理。在参考以下具体实 施方式后，业界一般技术人员在本申请的启示下可以本申请的范围内得到更多其它实施 例，并且理解本申请的其他优势。图1展示了本申请一个实施例中存储系统的功能模块图。图2展示了本申请一个实施例中把从主控制器接收到的数据写入易失性存储装 置的方法的流程图。图3展示了本申请一个实施例中从易失性存储装置读取数据至主控制器的方法 的流程图。图4展示了本申请一个实施例中从非易失性存储装置读取数据并写入易失性存 储装置的方法的流程图。图5展示了本申请一个实施例中从易失性存储装置读取数据并写入非易失性存 储装置的方法的流程图。图6展示了本申请一实施例中从非易失性存储装置读取数据至主控制器的方法 的流程图。
具体实施方式以下将对本申请的具体实施例进行详细描述，并且这些描述将详细到使业界一般 技术人员能够理解本申请。可以理解，除了本申请描述的具体实施例外，还可以在本申请的 精神下和范围内通过改变结构、逻辑以及电路以获得其他实施方案，这些实施方案依然在 本申请的保护范围之内。在描述以下具体实施例的过程中，为了对这些具体实施例进行清 楚的描述，将采用一些特定的术语，然而采这些术语的本意并非限制本申请的保护范围，这 些术语的范围应该扩展至任何以大致相同的手段达到大致相同的目的的等效物。比如“连接” 一词，不仅包括直接连接，还包括通过其他电路连接。图1展示了本申请一个实施例中存储系统100的功能模块图。存储系统100可用 于缓存CPU(图中未示)与其他装置之间的数据交换。存储系统100包括主控制器101和 存储器模组103。为便于说明，图1所示的实施例中只展示了一个存储器模组，但可以理解 的是，一个存储系统中可以包括任意个存储器模组，比如2个、3个、4个、6个等。主控制器101控制对存储器模组103的读写操作。存储器模组103包括数据接口 105，存储器模组103通过数据接口 105与外部进 行数据交换。在一些实施例中，数据接口 105符合DDR DIMM(双数据率双列直插存储器模 组)的数据接口标准，比如DDR-l、DDR-2或DDR-3等。在一些实施例中，数据接口 105符合 RAMBUS存储器模组的数据接口标准。存储器模组103包括多个动态随机存取存储装置107a-107n和动态随机存取 存储装置控制器109。动态随机存取存储装置控制器109控制对动态随机存取存储装置 107a-107n的读写操作。在一些实施例中，动态随机存取存储装置控制器109包括缓存111， 用以缓存写入动态随机存取存储装置107a-107n的数据和/或从动态随机存取存储装置 107a-107n读出的数据。存储器模组103还包括多个闪速存储装置113a-113n，并且对应每一闪速存储装 置113a-113n设有闪速存储装置控制器llfe_115n，用以控制对对应的闪速存储装置的读
写操作。存储器模组103还包括管理装置117，以优化对闪速存储装置113a-113n的使用。 管理装置117包括故障区块管理装置119和读写次数管理装置121。故障区块管理装置119 检测闪速存储装置113a-113n中的故障区块，并防止系统再次使用这些故障区块。读写次 数管理装置121均化对各闪速存储装置各区块的读写次数，防止系统对某些区块进行读写 的次数远高于其他区块而使这些区块过早损坏。存储器模组103还包括一个命令分配装置123，通过数据接口 105接收主控制器 101发出的指令，并把相应的指令发送至存储器模组103内对应的装置。存储器模组103还包括一个内部数据交换控制装置125，以控制闪速存储装置 113a-113n与动态随机存取存储装置107a-107n之间的数据交换。内部数据交换控制装置 125可以包括第一数据交换控制装置127，以控制自闪速存储装置113a-113n读取数据并写 入动态随机存取存储装置107a-107n的操作。内部数据交换控制装置125可以包括第二数 据交换控制装置129，以控制从动态随机存取存储装置107a-107n读取数据并写入闪速存 储装置113a-113n的操作。在一些实施例中，内部数据交换控制装置125可以采用状态机 实现。存储器模组103还包括预取缓存131和桥接装置133。预取缓存131用于缓存从 闪速存储装置113a-113n读出的数据。在一些实施例中，预取缓存131的位宽比单个闪速 存储装置的位宽大。把多个闪速存储装置并行地连接至预取缓存131，从这些闪速存储装置 读出的数据可以并行地写入预取缓存131，可以在一定程度上弥补闪速存储装置较慢的读 取速度，以提高存储器模组103的整体效率。预取缓存131通过桥接装置133与数据接口 105连接，把从闪速存储装置113a-113n读出的数据输出存储器模组103。桥接装置105把 从预取缓存131接收到的数据转换成符合数据接口 105标准的数据，并通过数据接口 10权利要求
1.一种存储器模组，包括至少一个易失性存储器装置，其特征在于，所述存储器模组还 包括至少一个非易失性存储装置；以及数据交换控制装置，根据接收到的指令控制所述易失性存储器装置和所述非易失性存 储装置之间在所述存储器模组内的数据交换。
2.如权利要求1所述的存储器模组，其特征在于，当所述数据交换控制装置接收到第 一指令时，控制从所述非易失性存储装置读取数据并把这些数据写入所述易失性存储装置。
3.如权利要求1所述的存储器模组，其特征在于，当所述数据交换控制装置接收到第 二指令时，控制从所述易失性存储装置读取数据并把这些数据写入所述非易失性存储装置。
4.如权利要求1所述的存储器模组，其特征在于，所述存储器模组用于缓冲计算机的 CPU与其他装置之间的数据交换。
5.如权利要求1所述的存储器模组，其特征在于，所述易失性存储装置是动态随机存 取存储装置。
6.如权利要求1所述的存储器模组，其特征在于，所述非易失性存储装置是闪速存储装置。
7.如权利要求1所述的存储器模组，其特征在于，所述存储器模组还包括一数据接口， 所述存储器模组通过该数据接口与外部进行通信，该数据接口是双数据率双面引脚存储器 模组数据接口。
8.如权利要求1所述的存储器模组，其特征在于，所述易失性存储器装置和所述非易 失性存储装置之间的数据交换不经过控制所述存储器模组的主控制器。
9.如权利要求1所述的存储器模组，其特征在于，它还包括一管理装置，以管理所述非 易失性存储装置中的故障区块和管理所述非易失性存储装置各区块的读写次数。
10.如权利要求1所述的存储器模组，其特征在于，它还包括一预取缓存，以缓存从所 述非易失性存储装置读出的数据，其中，所述非易失性存储装置平行地连接于所述预取缓 存。
11.如权利要求1所述的存储器模组，其特征在于，它还包括命令分配装置，用于判断 所述存储器模组接收到的命令，并根据判断结果把接收到的命令分配给所述易失性存储装 置或所述非易失性存储装置或所述数据交换控制装置。
12.如权利要求12所述的存储器模组，其特征在于，当所述命令分配装置接收到从所 述易失性存储装置读取数据并输出所述存储器模组的命令，或把所述存储器模组接收到的 数据写入所述易失性存储装置的命令，命令分配装置把接收到的命令分配给所述易失性存 储装置。
13.如权利要求12所述的存储器模组，其特征在于，当所述命令分配装置接收到从所 述非易失性存储装置读取数据并输出所述存储器模组的命令，命令分配装置把接收到的命 令分配给所述非易失性存储装置。
14.如权利要求12所述的存储器模组，其特征在于，当所述命令分配装置接收到从所 述易失性存储装置读取数据并写入所述非易失性存储装置的命令，或从所述非易失性存储装置读取数据并写入所述易失性存储装置的命令，命令分配装置把接收到的命令分配给所 述数据交换控制装置。
15.如权利要求1所述的存储器模组，其特征在于，所述非易失性存储装置的总容量大 于所述易失性存储装置的总容量。
16.如权利要求1所述的存储器模组，其特征在于，所述非易失性存储装置和所述易失 性存储装置被编址在同一地址空间。
17.一种计算机存储系统，用于缓存一计算机的处理器和其他装置之间的数据交换，该 计算机存储系统包括一个或多个存储器模组以及一个主控制器，该主控制器控制存储器模 组与其他装置之间的数据交换，其特征在于，所述存储器模组是如权利要求1-15之一所述 的存储器模组。
18.一种存储器模组，用于一计算机，该存储器模组包括至少一个易失性存储装置，其 特征在于，该存储器模组还包括至少一个非易失性存储装置，用于存储计算机操作系统，其 中，所述易失性存储装置和所述非易失性存储装置之间可在所述存储器模组内进行数据交 换。
19.如权利要求18所述的存储器模组，所述易失性存储装置为动态随机存取存储装 置，所述非易失性存储装置为闪速存储装置。
20.一种存储器模组，用于一计算机，该存储器模组包括至少一个易失性存储装置，其 特征在于，该存储器模组还包括至少一个非易失性存储装置，当所述计算机从运行状态切 换至休眠状态时，在所述存储器模组内，所述易失性存储装置中的相应数据被读取并写入 所述非易失性存储装置；当所述计算机从休眠状态切换至运行状态时，在所述存储器模组 内，所述非易失性存储装置中的相应数据被读取并写入所述易失性存储装置。
21.如权利要求20所述的存储器模组，所述易失性存储装置为动态随机存取存储装 置，所述非易失性存储装置为闪速存储装置。
22.—种存储器模组内的数据交换方法，该存储器模组用于缓存计算机处理器与其他 装置之间的数据交换，该存储器模组包括至少一个易失性存储装置和至少一个非易失性存 储装置，该方法包括以下操作接收从所述非易失性存储装置读取数据并写入所述易失性存储装置的命令；从所述非易失性存储装置读取数据；以及把从所述非易失性存储装置读取的数据写入所述易失性存储装置，其中，从所述非易 失性存储装置读取所述数据并写入所述易失性存储装置的操作是在所述存储器模组内进 行。
23.一种存储器模组内的数据交换方法，该存储器模组用于缓存计算机处理器与其他 装置之间的数据交换，该存储器模组包括至少一个易失性存储装置和至少一个非易失性存 储装置，该方法包括以下操作接收从所述易失性存储装置读取数据并写入所述非易失性存储装置的命令；从所述易失性存储装置读取数据；以及把从所述易失性存储装置读取的数据写入所述非易失性存储装置，其中，从所述易失 性存储装置读取所述数据并写入所述非易失性存储装置的操作是在所述存储器模组内进 行。
24.一种存储器模组，用于缓存计算机处理器与其他装置之间的数据交换，该存储器模 组包括至少一个易失性存储装置，其特征在于，该存储器模组还包括至少一个非易失性存 储装置，并且该存储器模组被设置成当接收到从所述易失性存储装置读取数据并写入所述 非易失性存储装置的命令，从所述易失性存储装置读取数据，并把从所述易失性存储装置 读取的数据写入所述非易失性存储装置，其中，从所述易失性存储装置读取所述数据并写 入所述非易失性存储装置的操作是在所述存储器模组内进行。
25.一种存储器模组，用于缓存计算机处理器与其他装置之间的数据交换，该存储器模 组包括至少一个易失性存储装置，其特征在于，该存储器模组还包括至少一个非易失性存 储装置，并且该存储器模组被设置成当接收到从所述非易失性存储装置读取数据并写入所 述易失性存储装置的命令，从所述非易失性存储装置读取数据，并把从所述非易失性存储 装置读取的数据写入所述易失性存储装置，其中，从所述非易失性存储装置读取所述数据 并写入所述易失性存储装置的操作是在所述存储器模组内进行。
全文摘要
一种存储器模组及存储器模组内的数据交换方法，存储器模组是用于缓存一计算机的CPU和其他装置之间的数据交换。存储器模组包括至少一个易失性存储器装置，至少一个非易失性存储装置，以及数据交换控制装置。数据交换控制装置根据指令控制易失性存储器装置和非易失性存储装置在存储器模组内的数据交换。
文档编号G06F12/08GK102110057SQ20091020082
公开日2011年6月29日 申请日期2009年12月25日 优先权日2009年12月25日
发明者山岗, 霍华德·杨 申请人:澜起半导体(上海)有限公司