混合式存储器管理的制作方法

专利名称：混合式存储器管理的制作方法
技术领域：
本发明一般来说涉及存储器装置，且明确地说，本发明涉及管理存储于具有单电 平存储器单元存储能力和多电平存储器单元存储能力的存储器装置中的数据。
背景技术：
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存在 许多不同类型的存储器，包括随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存 储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来源。 快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶体管存储器单 元。快闪存储器的常见使用包括个人计算机、个人数字助理(PDA)、数码相机和蜂窝式电话。 程序代码和系统数据(例如，基本输入/输出系统(BIOS))通常存储于快闪存储器装置中 以供在个人计算机系统中使用。快闪存储器通常利用称为NOR快闪和NAND快闪的两种基本架构中的一者。所述名 称从用于读取所述装置的逻辑而导出。在NAND类型的快闪存储器阵列架构中，存储器阵列 的浮动栅极存储器单元布置为行和列的矩阵。所述阵列的存储器单元还一起布置成串(通 常为每串8个、16个、32个或更多个)，其中所述串中的存储器单元在共用源极线和列传送 线(通常称为位线)之间从源极到漏极地串联连接在一起。接着，由行解码器通过选择连 接到一行浮动栅极存储器单元的栅极的字线启动所述行而存取所述阵列。另外，还可将位 线驱动为高或低，此取决于正执行的当前操作。随着电子系统的性能和复杂度的增加，对系统中的额外存储器的需要也增加。然 而，为持续减小系统的成本，期望保持部件计数低。此可通过经由使用例如多电平单元 (MLC)的此类技术增加集成电路的存储器密度来实现。举例来说，MLC NAND快闪存储器为 具有成本效率的非易失性存储器。多电平存储器单元将数据状态(例如，由位模式来表示)指派给存储于存储器单 元上的特定范围的阈值电压(Vt)。单电平存储器单元(SLC)准许在每一存储器单元上存 储单一数据位。同时，MLC技术准许每单元存储两个或两个以上的位(例如，2、4、8、16个 位)，此取决于指派给所述单元的阈值电压范围的数量和在存储器单元的寿命操作期间所 指派的阈值电压范围的稳定性。阈值电压范围(例如，若干个电平)的数目(此有时称为 Vt分布窗口)用于表示由N个位(为构成的位模式。举例来说，一个位可由两个电 平来表示，两个位可由四个电平来表示，三个位可由八个电平来表示等等。举例来说，可给单元指派属于200mV的四个不同电压范围中的一者内的Vt,每一 范围用于表示对应于由两个位构成的位模式的数据状态。通常，在每一范围之间维持0. 2V 到0.4V的净区(此有时称为容限)以使Vt分布不重叠。如果存储于单元上的电压在四个 Vt分布中的第一个内，那么所述单元在此情况下正存储逻辑‘11’状态且通常被视为所述 单元的经擦除状态。如果所述电压在四个Vt分布中的第二个内，那么所述单元在此情况下正存储逻辑‘10’状态。四个Vt分布中的第三分布中的电压将指示所述单元在此情况下正 存储逻辑‘00’状态。最后，驻存于第四Vt分布中的Vt指示在所述单元中存储逻辑‘01’ 状态。存在与使用SLC或MLC存储器相关联的优点和缺点。MLC存储器通常被视为在存 储器密度方面更具成本效率，举例来说，因为与常规上用于每单元存储一个数据位的SLC 存储器相比，MLC存储器可在单一存储器单元中存储多个数据位。然而，常规SLC存储器可 被写入比常规MLC存储器更多(例如，以数量级计)的次数。举例来说，常规MLC存储器的 特性在于在数据已擦除并重新写入约10，000次之后，存储器可变得遭受显著的读取和写 入错误。另一方面，常规SLC存储器通常可擦除并重新写入约100，000次，此后数据的可靠 性才开始退化。这些密度和性能特性还应用于不同类型的MLC阵列之间。当今，存在具有 四个电平和八个电平的MLC装置，同时正在研究更致密的存储器。尽管具有更多电平的MLC 将比具有较少电平(较低密度)的MLC更具效率(较高密度)，但这些较高密度装置可具 有超过较低密度装置的性能惩罚。可将构造有SLC(两电平)和MLC(两个以上电平)的装 置的情况一般化为具有多个存储器阵列的装置，每一者具有其自己的密度与性能折中。一 个实例为构造有MLC(四电平)阵列和MLC(八电平)阵列的装置。甚至可存在例如SLC、 MLC(四电平)和MLC(八电平)的两个以上的存储器阵列。常见命名惯例是将SLC存储器 称为MLC(两电平)存储器，因为SLC存储器利用两个电平来存储例如由0或1表示的一个 数据位。MLC存储器经配置以存储可由MLC (四电平)表示的两个数据位、由MLC (八电平) 表示的三个数据位等等。例如，与MLC(八电平)存储器相比，MLC(四电平)存储器单元因 每存储器单元存储较低数目的位而通常被称为较低密度存储器单元。与MLC(四电平)存 储器相比，SLC(例如，MLC(两电平))通常被称为较低密度存储器，诸如此类。出于上述原因，且出于以下所述的所属领域的技术人员在阅读和理解本说明书后 即刻便明了的其它原因，此项技术中需要适于管理对不同密度的存储器(例如，SLC和MLC 存储器)的利用以运用与每一类型的存储器相关联的优选操作特性的混合式存储器装置。


图1是根据本发明的实施例的存储器模块的功能性框图。图2是图解说明根据本发明的各种实施例的多个操作的流程图。图3图解说明根据本发明的实施例的存储器装置的一个存储配置。图4图解说明根据本发明的实施例的数据的移动操作。图5图解说明根据本发明的实施例的数据的写入操作。图6是根据本发明的实施例的具有至少一个存储器装置的电子系统的功能性框 图。
具体实施例方式在以下具体实施方式
中，参考了形成本发明的一部分的附图。在图式中，贯穿数个 视图以相同数字描述大致相似的组件。充分详细地描述这些实施例以使所属领域的技术人 员能够实施本发明。在不脱离本发明范围的情况下，可利用其它实施例且可作出结构、逻辑 和电的改变。因此，下文的详细描述不应视为具有限定性意义，且本发明的范围仅由所附权利要求书连同归属于所述权利要求书的等效内容的全部范围界定。如以上所论述，常规SLC和MLC存储器两者具有与其相关联的正面属性和负面属 性。与MLC存储器相比，SLC存储器允许较快的写入操作且可经受更多写入操作此后存储器 单元的可靠性才开始降级。然而，SLC存储器并不像MLC存储器一样具有高效率，因为MLC 存储器可在每一存储器单元上存储多个数据位而SLC用于每单元仅存储单一位。本发明的 各种实施例将更新频繁的数据存储于SLC存储器中且将更新较不频繁的数据存储于MLC存 储器中。此可用于增强存储器装置的效率和可靠性。虽然参考利用SLC和MLC存储器揭示 了一些实施例，但各种实施例并不受此限制。举例来说，一个实施例可利用SLC存储器(有 时称为MLC (两电平)存储器)和MLC (四电平)存储器。另一实施例可利用MLC (四电平) 和MLC(八电平)存储器。仍其它实施例可例如在同一存储器装置中利用例如SLC、MLC(四 电平)和MLC(八电平)存储器的三个或三个以上存储器阵列。根据本发明的各种实施例， 其它组合是可能的。因此，所述实施例可在存储器装置中利用不同电平(例如，密度)存储 器的组合。可经由所谓逻辑块地址(LBA)的抽象概念来存取非易失性存储器装置中的数据， 所述逻辑块地址(LBA)并不界定数据物理上驻存于装置中的所在。所述装置还可具有物理 块地址(PBA)，所述物理块地址(PBA)界定物理位置但不界定或暗示此位置中保存什么数 据。在磁碟驱动器中，物理块地址翻译为特定柱面、磁头和扇区。在固态非易失性存储器装 置中，物理块地址通常指代特定存储器阵列中的特定存储器块地址。逻辑块地址和物理块 地址对于所属领域的技术人员已众所周知。存储器装置维持将LBA映射到其所指派PBA的 查找表。具有SLC和MLC存储器两者的常规存储器装置将数据存储于SLC存储器或MLC存 储器中。所述数据并不在SLC和MLC存储器之间移动。这与例如基于给定LBA的使用(例 如，所执行的写入操作的数目)而致使存储于存储器装置中的数据在SLC和MLC之间移动 的本发明的各种实施例相反。此使用是针对根据本发明的各种实施例的存储器装置的LBA 而确定(例如，追踪)和维持的。本发明的各种实施例可能还预测给定LBA的使用并相应 地将其指派给SLC或MLC存储器。举例来说，许多文件系统保持用于将文件参考到LBA (例 如，文件分配表(FAT))的数据结构，与此等结构相关联的LBA更可能在每一文件写入操作 期间经受写入操作。因此，与FAT相关联的LBA可初始指派给SLC存储器而非MLC存储器。 其它实施例通过响应于每一 LBA的实际经追踪使用而采取行动来调整SLC或MLC存储器中 的给定LBA的位置。根据本发明的一些实施例，LBA可在存储器装置的操作期间基于LBA的 实际使用而在SLC和MLC存储器之间移动，而无论如何初始指派LBA。图1图解说明根据本发明的实施例的存储器装置。图1中的存储器装置已经简化 而聚焦于本发明的各种实施例上。存储器装置100包含用于根据本发明的各种实施例控制 和管理存储器装置100的操作的控制器170，包括管理给SLC或MLC(或者在不同密度MLC 之间)存储器的LBA的指派。控制器170可采取例如离散逻辑或状态机的形式。控制器 170还并入有用于与主机(例如，处理器110)通信的各种构件。举例来说，控制器170可 并入有此项技术中众所周知的通用串行总线(USB)、SATA、PATA、ATA8-ACS、SD、MMC、紧凑快 闪、存储器棒、IEEE 1394或BA-NAND接口。SLC和MLC存储器的物理损耗均衡还可由控制 器170来处置。存储器装置100还包含SLC存储器阵列132和MLC存储器阵列134。在一些实施例中，SLC 132和MLC 134存储器可以是单独的快闪存储器芯片，而在其它实施例中，SLC和 MLC存储器可含在一个芯片上。存储器阵列132和134还可由不同密度的MLC存储器构成。 举例来说，阵列132可能是MLC (四电平)且阵列134可能是MLC (八电平)。图1中图解 说明的SLC 132和MLC 134存储器的每一者可进一步由多个存储器组和存储器块构成。图 1中显示的SLC 132和MLC 134存储器块中的每一者可由多个存储器芯片构成。存储器装 置100的SLC和MLC存储器的量(例如，容量)可相等或可不相等。在一些实施例中(例 如，包含SLC和MLC存储器的单一芯片)中，SLC阵列和MLC阵列的大小可取决于针对给定 应用的SLC存储器对MLC存储器的所要量来指派。在根据本发明的另一实施例中，图1的 存储器装置可以是具有两个SLC芯片和两个MLC芯片的二路交错存储器装置。根据本发明 的各种实施例，SLC和MLC芯片的其它数量也是可能的。图1的存储器装置还包括使用表136。所述使用表由控制器170利用以存储存储 器装置100的各种LBA的使用数据(例如，所执行的写入操作)。举例来说，每当在LBA上 执行写入操作时，所述LBA的相关联使用数据将被更新。使用表136还可存储使用信息(例 如，时间戳)，其指示与给定LBA已给写入到的次数相比所述给定LBA何时被最后一次写入 到。举例来说，可基于自从特定LBA被最后一次写入到以来已过去多少时间(例如，分钟， 天、月等等)而非基于其已写入到的累积次数来影射LBA。除将时间戳指派给LBA以外，可 改为将LBA指派给时间群组。举例来说，指派给第一时间群组的LBA可表示在当前月份中 使用的LBA而指派给第二时间群组的LBA可表示上一个月使用的LBA。根据各种实施例，使 用还可能包含追踪在存储器装置加电时或在加电之后的特定时帧期间利用了哪些LBA。举 例来说，特定时帧还可遵循复位操作。可接着将这些LBA指派给较低密度(例如，SLC)存 储器，较低密度(例如，SLC)存储器通常可比较高密度(例如，MLC(四电平))存储器更快 地存取。举例来说，此可改善启动性能，例如，减小引导加载操作期间的存取时间。存储于 使用表136中的使用数据并不限于个别LBA的使用。还可存储关于多个LBA或LBA范围的 使用的使用数据。还可视需要而清除使用表。举例来说，连接到存储器装置100的主机110 可能发送指令清除使用表136的全部或部分的特定命令。使用表的实例显示于图1中的框 136 中。使用表136还可存储于独立组件(例如，具有易失性和非易失性存储器部分中的 一者或两者的集成电路装置)中。对于具有易失性和非易失性存储器两者的实施例，易失 性存储器可在存储器装置的操作期间维持当前使用表。可接着将使用表从易失性存储器周 期性地拷贝到非易失性存储器。当前使用表136还可在加电时加载到易失性存储器中且在 存储器装置的减电期间传送回到非易失性存储器。其它实施例允许将使用表136数据存储 于存储器装置100的存储器阵列132/134中。举例来说，使用表数据可连同(例如，附加 到)与LBA相关联的数据一起存储于存储器装置中。在其它实施例中，使用表可存储于SLC 132或MLC 134存储器的专用位置中。图1还图解说明耦合到处理器110的存储器装置100。存储器装置100借助接口 174耦合到处理器110，接口 174可包含多个总线和信号。举例来说，由处理器所产生的控 制信号可通过控制总线172耦合到存储器装置。另外，图中还显示地址总线142和数据总 线162。接口 174可遵守以上所论述的接口协议(例如，USB、SATA、PATA等等)中的一者。图2图解说明在实施本发明的实施例中由控制器170执行的各种活动中的一些活动的流程图。在本发明的一些实施例中，存储器装置的控制器确定LBA 200将被指派到存 储器装置100中的何处。如上文所论述，FAT表更可能频繁地使用。因此，根据本发明的一个 实施例，存储器装置100的控制器170可将与FAT相关联的LBA指派给SLC(例如，MLC(两 电平)存储器214。根据此实施例，还可将FAT LBA永久地指派(例如，固定到)给SLC存 储器。在其它实施例中，控制器可将FAT LBA指派给MLC存储器206且控制器170可基于使 用而移动FAT表。因此，根据一个实施例，可将所有LBA初始地写入到MLC存储器206。在 其它实施例中，可将所有LBA初始地指派给SLC存储器214。仍其它实施例可将具有待在其 上执行的写入操作的所有LBA指派给SLC存储器。在这些实施例中，假如当前正被写入到 的LBA已经指派给MLC存储器，控制器170可确定正被写入到的LBA最终应指派给SLC存 储器还是指派给MLC存储器。控制器还在操作期间追踪和维持(例如，更新)208/216存储器装置的LBA的使用 表数据。如果当前指派给MLC存储器的LBA的使用超出某一阈值210，那么控制器将尝试将 与所述LBA相关联的数据移动到SLC存储器212 (且将LBA重新指派给SLC存储器212中 的位置)。在一个实施例中，此阈值可以是在给定LBA上执行的1000次写入操作。然而，所 述实施例不限于单一阈值。举例来说，所述阈值可以是在存储器212上执行的总写入操作 的某一分数。如果指派给MLC存储器的所有LBA的使用保持低于所述阈值，那么这些LBA 将继续被指派给MLC存储器。根据一个实施例，每当将LBA指派给SLC存储器(从控制器214或因为指派给MLC 存储器的LBA已超出某一阈值212)时，做出关于SLC存储器218中是否保持充足数目的备 用位置的确定。期望备用位置允许在存储器装置上执行数据处置和内务处理功能。如果在 对SLC的当前写入操作发生之后所述SLC中将存在充足备用，那么不需要控制器采取进一 步动作且将LBA指派给SLC存储器。然而，如果给SLC存储器的LBA的当前指派将导致SLC 存储器中的剩余备用位置太少，那么控制器将执行根据本发明的各种实施例的数据管理功 能以便在SLC存储器中保留最小数目的备用位置。举例来说，控制器将审查当前指派给SLC 的每一 LBA的使用数据。无论哪个当前指派给SLC存储器的LBA具有与其相关联的最少使 用，与所述LBA相关联的数据都将被移动到MLC存储器220 (例如，下一较高密度存储器)。 在利用时间戳来表示LBA的使用的实施例中，指派给SLC存储器的当前最少使用的LBA将 被移动到MLC存储器。根据一个或一个以上实施例，如果LBA在特定时间周期内尚未经历写 入操作，那么可将数据移动到更致密的存储器(例如，从SLC移动到MLC)。举例来说，如果 对应LBA的时间戳指示所述LBA在一个月以上尚未被写入到，那么将数据从MLC(四电平) 存储器移动到MLC(八电平)存储器。根据本发明的各种实施例，其它持续时间是可能的。通过执行与当前指派给的SLC存储器的最少使用的LBA相关联的数据到MLC存储 器220的移动操作，在对SLC存储器的当前LBA写入操作完成之后，SLC存储器中应保持充 足量的备用位置。根据一些实施例，控制器还可在当前指派给SLC存储器的最少使用的LBA 超出某一量的情况下防止对SLC存储器的写入操作继续进行。在此情形下，可能将被防止 指派给SLC存储器的LBA改为指派给MLC存储器。当将与LBA相关联的数据从SLC移动到 MLC 220或者从MLC移动到SLC 212时，至少根据本发明的一个实施例不递增与所述LBA相 关联的使用数据。当根据本发明的各种实施例正发生与LBA相关联的数据在MLC和SLC存储器内或之间的移动时，控制器170还可在存储器装置上执行物理损耗均衡操作。举例来说，指派给 MLC存储器的LBA可能被重新指派给也位于MLC存储器中的另一 PBA。因此，在不在存储器 区域的同一物理存储器单元上执行所有写入操作的情况下，LBA保持在存储器(例如，MLC 或SLC)的所要区域中。还在存储器的SLC区域上执行类似的物理损耗均衡。图3到图5图解说明根据本发明的实施例的数据移动和写入操作。图3图解说明 存储器装置300的二路交错实施例。此配置允许两个存储器芯片共享大的数据片。然而， 根据本发明的存储器装置并不限于二路交错配置。显示图3的存储器装置300具有控制器 302,SLC存储器306、MLC存储器308以及将SLC和MLC存储器耦合到控制器304的数据总 线。在图3中显示的实施例中，SLC存储器306包含两个快闪SLC存储器集成电路(例如， 芯片)310/312。图3中显示的存储器装置300的MLC存储器308包含两个快闪MLC存储器 芯片314/316。其它实施例具有例如不同数目的SLC和MLC芯片。图3中的存储器装置已 经简化而聚焦于本发明的实施例上。如所属领域的技术人员已知，存储器装置300中可包 括其它组件。图3显示SLC存储器306中的位置322连同其经指派LBA和相应使用数据。如关 于图1所论述，使用数据可存储于与所述LBA相关联的位置中或者可存储于不同位置136 中。图3的实施例图解说明其中四个LBA先前已指派给SLC存储器的实施例。其它实施例 仅在任何给定时间才具有指派给MLC存储器的LBA。在图3中所示的本发明实施例中，备用 SLC位置的最小数目为2。然而，本发明的实施例并不限于维持两个备用位置。图4图解说明其中将LBA指派给SLC存储器的操作，如图2的框214中所示。在 此实例中，执行移动操作以为新数据腾出空间且以便在SLC存储器306中维持所需的两个 备用位置。再次参考图2，将与具有最低使用的LBA相关联的数据移动220到MLC存储器 以在SLC存储器306中维持最小数目的备用位置。在此实例中，将与LBA = 2 (具有USAGE =1)(所述LBA被指派给位置322)相关联的数据移动418到MLC存储器308。图5图解 说明LBA = 7上的写入操作520，其中将相关联数据写入到SLC存储器306。写入操作520 和移动操作418可以任何次序执行。所述实施例并非限于移动操作418必需发生在写入操 作520之前。如图5中所图解说明，两个所需备用存储器位置中的一者已有效地重新定位 于SLC存储器中。然而，在完成写入操作520后，即刻将两个所需备用位置显示为仍存在于 SLC存储器306中。应注意，根据本发明的各种实施例，可能有比图3到图5中所示的更多 的存储器位置和LBA。另外，根据各种实施例的移动操作还可涉及将一定数目的LBA连同其 使用曾被用来确定期望移动操作的LBA —起移动。举例来说，根据一些实施例，如果存储器 的任何存储器段具有与逻辑块的多次存取(例如，4LBA、8LBA等等)最有效一起使用的架 构，那么即使LBA使用正通过单一 LBA来追踪，各种实施例可移动这些各种大小的LBA的群 组。举例来说，如果已确定LBA= 1将被移动，那么根据本发明的各种实施例还可在同一操 作期间移动LBA 2、3和4。再次参考图1，根据本发明的实施例可并入有具有标准接口 174的存储器装置 100，标准接口 174用以耦合存储器装置与例如处理器110的主机。存在例如那些适于硬盘 驱动器(HDD)的各种类型的标注接口。举例来说，SATA和PATA都是常见的HDD接口。此 项技术中也存在额外标准非HDD特有接口，例如USB和SD接口。采用这些和其它标准接口 的本发明的实施例可与已适于利用这些接口的当前存在的处理器和控制器一起使用。
在根据本发明的一个实施例中，接口 174和控制器170经配置以仿效标准HDD接 口和协议。通常，HDD含有高速缓冲存储器(例如，RAM)和旋转磁性媒体两者。与典型HDD 介接的主机将决定需要将数据存储于HDD数据高速缓冲存储器中还是存储于磁性媒体上。 举例来说，FAT通常将由主机存储于HDD数据高速缓冲存储器中，因为FAT很可能被频繁地 更新。主机将较不可能被更新的数据存储于磁性媒体上。根据本发明的一些实施例，主机 110并不知道存储器装置100并非是典型HDD且因此在与存储器装置100通信时利用标准 HDD命令。根据本发明的实施例，控制器170经配置以从主机接收数据和指令并相应地引 导SLC 132和/或MLC 134存储器中的存储。举例来说，主机认为是正存储于HDD数据高 速缓冲存储器中的FAT表将由控制器170改为存储于SLC存储器132中。将主机110打算 存储于HDD的磁性媒体上的数据(例如，较不频繁更新的数据)存储于MLC存储器134中。 根据本发明的各种实施例，控制器170可接着更新使用表136并在LBA上执行操作，例如参 考图2所论述的那些操作。举例来说，关于图2的决策框210，假定LBA的使用值超出某一 特定值，那么可将与指派给MLC存储器134的LBA相关联的数据移动到SLC存储器132 (且 LBA被重新指派给SLC中的对应位置)。存在类似于以上描述的具有RAM高速缓冲存储器和旋转磁性媒体的的标准HDD 接口和协议的另一 HDD接口和协议。此接口和协议描述于由T13技术委员会维持的 "ATA8-ACS的非易失性高速缓冲存储器命令提议(Non Volatile Cache CommandProposal for ATA8-ACQ ”中。所述ATA8-ACS提议论述与如上所论述的具有旋转媒体且还具有非易 失性高速缓冲存储器而非易失性(例如，RAM)高速缓冲存储器的传统HDD装置的介接。本 发明的各种实施例还可利用所提议的ATA8-ACS协议。举例来说，主机110可根据ATA8-ACS 协议通过使用非易失性高速缓冲存储器命令来指示数据将存储于主机110认为是非易失 性高速缓冲存储器的存储器中。根据各种实施例中的一者或一者以上，控制器170解释 ATA8-ACS命令且将数据引导到存储器装置100的SLC(例如，最低密度)存储器132。主机 110引导以存储于主机110认为是旋转磁性媒体的媒体上的数据将改为由控制器170引导 到存储器装置100的MLC(例如，较高密度)存储器134。根据ATA8-ACS协议，主机110可 使一个或一个以上LBA固定到主机110认为是存储器装置的非易失性高速缓冲存储器部分 的存储器部分。根据各种实施例，将使这些LBA固定到根据本发明的实施例的存储器装置 100的SLC存储器132或最低密度存储器。在本发明的其它实施例中，主机110可知道存储器装置100的真实性质(例如，快 闪存储器)。在此实施例中，主机可维持存储器装置的使用表并指令存储器装置控制器170 执行如先前论述的和如图2中所显示的各种实施例的各种操作。举例来说，主机110可基于 待存储数据的性质而指令存储器装置100将数据存储于存储器装置的SLC存储器132中。 举例来说，主机110可由于对存储器装置100的FAT的频繁更新的可能性而将所述FAT指派 214为存储于存储器装置100的SLC存储器132中。主机110还可由于将不频繁使用(例 如，写入到)LBA的可能性而将数据引导206为存储于存储器装置的MLC存储器中。主机还 可将指示数据在存储器装置100中的既定目的地(例如，SLC或MLC)的指示符(例如，旗 标)连同待存储的数据一起发送到控制器170。根据各种实施例，主机可将所有LBA指派给SLC存储器、将所有LBA指派给MLC存 储器或者可基于数据的性质而动态地决定给定LBA将被指派的所在。举例来说，数据的性质可指代待与给定LBA相关联的数据的已知或预期使用频率。无论LBA是指派给SLC、MLC 或者动态地指派，根据本发明的各种实施例，可在LBA上执行图2中所图解说明的操作。举 例来说，对MLC存储器134的移动操作220可发生以在SLC存储器132中维持充足量的备 用位置218。主机作出的执行这些操作的决策可基于如由主机110所维持的使用表数据而 作出。主机110还可询问关于存储器装置100中所含的SLC和MLC存储器的量的情况。本 发明的实施例还可利用能够配置为完全SLC、完全MLC或者SLC和MLC存储器两者的组合的 存储器装置。主机可进一步询问关于配置为称为SLC和MLC存储器的组合的装置中的SLC 和MLC存储器之间的分离。额外实施例允许存储器装置控制器170或主机110维持指向SLC 132存储器的指 针而非利用使用表136。指针对于所属领域的技术人员为众所周知的。根据这些实施例，使 用行进穿过SLC 132存储器空间的单一指针。当需要SLC存储器132中的新位置时，咨询 指针且接着将当前在由所述指针所参考的位置中的SLC数据重新映射并移动到MLC存储器 134。接着用待存储于SLC存储器132中的新数据来盖写由所述指针所参考的SLC位置，且 所述指针行进到下一 SLC存储器132位置。这些实施例还可使存储器装置或主机认为适合 于保持在SLC存储器中的数据固定到SLC(例如，FAT)。图6是根据本发明实施例的具有至少一个存储器装置的电子系统的功能性框图。 图6中图解说明的存储器装置600耦合到处理器610。处理器610可以是微处理器或某种 其它类型的控制电路。存储器装置600和处理器610形成电子系统620的一部分。存储器 装置600已经简化而聚焦于存储器装置的有助于理解本发明的实施例的特征上。存储器装置600包括可布置成行和列的组的存储器单元阵列630。存储器阵列630 包含具有不同密度的至少两个存储器阵列632/634。举例来说，存储器阵列段632可以是 SLC或MLC(四电平)存储器且存储器阵列段634可以是MLC(八电平)存储器。根据一个 或一个以上实施例，这些存储器单元为快闪存储器单元。每一阵列632/634可由多个存储 器单元组和存储器单元块组成。地址缓冲器电路640经提供以锁存提供于地址输入连接AO-Ax 642上的地址信 号。地址信号由行解码器644及列解码器646接收及解码以存取存储器阵列630。所属领 域的技术人员将受益于本描述而了解，地址输入连接的数目取决于存储器阵列630的密度 及架构。也就是说，地址的数目随着增加的存储器单元计数和增加的组和块计数而增加。存储器装置600通过使用感测/数据高速缓冲存储器电路650来感测存储器阵列 列的电压或电流改变而读取存储器阵列630中的数据。在一个实施例中，感测/数据高速 缓冲存储器电路650经耦合以从存储器阵列630读取和锁存一行数据。包括数据输入和输 出缓冲器电路660以用于经由多个数据连接662而与处理器610进行双向数据通信。提供 写入电路655以将数据写入到存储器阵列630。控制电路670进一步显示为耦合到使用表块660。根据本发明的各种实施例，使用 表660存储与存储器阵列630的LBA的使用有关的数据。使用表块660可以是利用图6中 所示的易失性存储器674和非易失性存储器676两者的单独的存储器装置。然而，本发明 的各种实施例并不受此限制。其它实施例可利用存储器阵列630来存储LBA的使用数据。 使用数据可驻存于存储器阵列630的专用位置中或者可存储于对应于存储器阵列630中的 LBA的位置中。
控制电路670经配置以部分地实施本发明的各种实施例的特征。在一个实施例 中，控制电路670可利用状态机。根据一个或一个以上实施例，控制电路670、地址电路640、 I/O电路660、行解码644、写入/擦除655、列解码646和感测/数据高速缓冲存储器650 功能块可包含图1中所示的控制器170。处理器610可经由命令总线672将控制信号和命 令发送到存储器装置600。命令总线672可以是离散信号或者可由多个信号(例如，命令总 线)构成。这些命令信号672用于控制存储器阵列630上的操作，包括数据读取、数据写入 (编程)和擦除操作。命令总线672、地址总线642和数据总线662可全部组合或可部分地 组合以形成一定数目的标准接口 678。举例来说，存储器装置600和处理器610之间的接口 678可以是通用串行总线(USB)接口。接口 678还可以是与许多硬盘驱动器(HDD) —起使 用的标准接口。举例来说，所述接口可采取SATA或PATA接口的形式。其它HDD接口为所 属领域的技术人员已知。总结本发明的各种实施例提供用于基于将存储于具有SLC和MLC存储器两者的混合式 存储器装置中的逻辑块地址的经追踪使用来管理所述逻辑块地址的方法。本发明还揭示一 种经配置以执行多个逻辑块地址管理操作的设备，其中所述操作是响应于存储于混合式存 储器装置中的逻辑块地址的经追踪使用而执行的。虽然本文中已图解说明和描述了特定实施例，但所属领域的技术人员将了解经计 算以实现同一目的的任何布置可替代所显示的特定实施例。此申请案打算涵盖本发明的任 何改动或变化。因此，明确地打算本发明仅由所附权利要求书及其等效内容限制。
权利要求
1.一种用于管理存储于存储器装置上的数据的方法，所述存储器装置包含每一存储器 单元具有第一密度的第一存储器单元阵列和每一存储器单元具有第二密度的第二存储器 单元阵列，所述方法包含确定与所述存储器装置的逻辑地址相关联的使用；以及至少部分地基于所述使用，将与所述逻辑地址相关联的数据存储于所述第一存储器单 元阵列和所述第二存储器单元阵列中的一者中。
2.根据权利要求1所述的方法，其中使用包含针对所述逻辑地址执行的写入操作的数目。
3.根据权利要求1所述的方法，其中所述第一存储器阵列包含经配置以每存储器单元 存储第一数目的位的MLC存储器单元，且所述第二存储器阵列包含经配置以每存储器单元 存储第二数目的位的MLC存储器单元，且其中所述第二数目大于所述第一数目。
4.根据权利要求1所述的方法，其进一步包含将与所述存储器装置的逻辑地址相关联 的所述使用存储于所述存储器装置的使用表中。
5.根据权利要求4所述的方法，其进一步包含维持与所述逻辑地址相关联的所述使 用，其中维持与所述逻辑地址相关联的所述使用包含响应于针对所述逻辑地址执行的写入 操作而更新所述使用表。
6.根据权利要求4所述的方法，其中所述使用包含对应于针对所述逻辑地址执行的写 入操作的最近发生的时间戳。
7.根据权利要求1所述的方法，其中存储数据进一步包含使逻辑地址与所述第一存储 器阵列和所述第二存储器阵列中其中将存储所述数据的一者中的物理位置相关联。
8.根据权利要求1所述的方法，其中确定使用包含预测未来使用。
9.根据权利要求1所述的方法，其进一步包含将所述数据初始存储于所述第一存储器 阵列和所述第二存储器阵列中的一者中。
10.根据权利要求1所述的方法，其进一步包含至少部分地基于与所述逻辑地址相关 联的使用而将存储于所述第二存储器阵列中的数据移动到所述第一存储器阵列。
11.根据权利要求1所述的方法，其中所述数据的所述使用至少部分地基于是否在所 述存储器装置加电后的特定时帧期间存取所述数据。
12.根据权利要求1所述的方法，其中确定与逻辑地址相关联的使用进一步包含确定 与逻辑地址相关联的使用，其中至少部分地响应于待与存储器中的逻辑位置相关联的数据 的所确定性质而确定所述使用；以及至少部分地基于所述性质，将所述数据存储于所述第 一存储器单元阵列和所述第二存储器单元阵列中的一者中。
13.根据权利要求12所述的方法，其中所述数据的所述性质为所述数据的使用的频率。
14.一种存储器装置，其包含第一存储器单元阵列，每一存储器单元具有第一密度； 第二存储器单元阵列，每一存储器单元具有第二密度；以及控制电路，其中所述控制电路经配置以确定所述存储器装置中的逻辑地址的使用数据 并至少部分地基于所述使用而将与所述逻辑地址相关联的数据存储于所述第一存储器单 元阵列和所述第二存储器单元阵列中的一者中。
15.根据权利要求14所述的存储器装置，其中所述使用数据包含已在所述逻辑地址上 执行的写入操作的数目。
16.根据权利要求14所述的存储器装置，其中所述控制电路进一步经配置以在所述第 一存储器单元阵列和所述第二存储器单元阵列上执行损耗均衡操作。
17.根据权利要求14所述的存储器装置，其中所述使用数据包含数据使得可根据所述 使用数据确定自从在所述逻辑地址上执行最近的写入操作以来已逝去的时间。
18.根据权利要求14所述的存储器装置，其中所述控制电路进一步经配置以执行以下 操作在所述第一存储器单元阵列上或在所述第二存储器单元阵列上选择性地执行写入操 作；以及至少部分地基于在每一逻辑地址上执行的写入操作的数目而将所述逻辑地址指派 给物理存储位置，并在写入操作的所述数目超出阈值的情况下将逻辑地址重新指派给所述 第一存储器单元阵列。
19.根据权利要求14所述的存储器装置，其中所述控制电路进一步经配置以至少部分 地响应于从耦合到所述存储器装置的所述控制电路的主机所接收的命令而将数据写入到 所述第一存储器单元阵列或写入到所述第二存储器单元阵列。
20.根据权利要求14所述的存储器装置，其中所述控制电路进一步经配置以在所述第 二存储器单元阵列中有位置可用的情况下通过以下操作而在所述第一存储器单元阵列中 维持至少特定数目的备用位置将与在其上执行了最低数目的写入操作的逻辑地址相关联 的数据移动到所述第二存储器单元阵列；或将与在长于特定周期内尚未对其执行写入操作 的逻辑地址相关联的数据移动到所述第二存储器单元阵列。
全文摘要
本发明揭示用于管理利用单电平存储器单元和多电平存储器单元的混合式存储器装置中的数据存储的方法和设备。可基于所执行的写入操作的频率而在单电平存储器单元和多电平存储器单元之间分布逻辑地址。可通过各种方法来确定对应于存储器中的逻辑地址的数据的初始存储，包括将所有数据初始写入到单电平存储器或将所有数据初始写入到多电平存储器。其它方法准许主机基于预期使用而将逻辑地址写入引导到单电平存储器单元或多电平存储器单元。
文档编号G06F12/00GK102047230SQ200980119526
公开日2011年5月4日 申请日期2009年5月28日 优先权日2008年5月28日
发明者威廉·H·德雷克, 约翰·盖尔德曼, 迈克尔·默里, 马丁·朗纳·富鲁耶尔姆 申请人:美光科技公司