脉冲神经电路的制作方法

技术特征：

1.一种脉冲神经电路，其特征在于，包括脉冲产生电路和膜电位重赋值电路；

脉冲产生电路，通过运算跨导放大器，与运算跨导放大器连接的电流绝对值电路、电流镜、用于模拟膜电位的第一电容C_v和用于模拟膜恢复电位的第二电容C_u，被构造为用于模拟神经脉冲振荡；

与脉冲产生电路连接的膜电位重赋值电路，通过运算跨导放大器实现的电压比较器，开关电路，被构造为用于膜电位重赋值。

2.如权利要求1所述的脉冲神经电路，其特征在于，脉冲产生电路包括：第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3；

第一运算跨导放大器OTA1正电压输入端连接第二运算跨导放大器OTA2正电压输入端和第一电容C_v正极；第一运算跨导放大器OTA1负电压输入端接入第一电压k₁'；第一运算跨导放大器OTA1输出端连接电流绝对值电路输入端；第二运算跨导放大器OTA2正电压输入端连接电流镜第一输入端；第二运算跨导放大器OTA2负电压输入端与输出端短接；第二运算跨导放大器OTA2输出端连接第三运算跨导放大器OTA3正电压输入端和第二电容C_u正极；第三运算跨导放大器OTA3负电压输入端接入第二电压k₃'；第三运算跨导放大器OTA3输出端连接电流镜第二输入端；第一电容C_v正极接入输入电流I，负极接地；第二电容C_u负极接地；电流绝对值电路输出端连接第一电容C_v正极；

膜电位重赋值电路包括：第四运算跨导放大器OTA4，第一PMOS器件PMOS1，第一NMOS器件NMOS1；

第四运算跨导放大器OTA4正电压输入端连接第一电容C_v正极和第一NMOS器件NMOS1漏极；第四运算跨导放大器OTA4负电压输入端接入第三电压v_th；第四运算跨导放大器OTA4正电流输出端连接第一NMOS器件NMOS1栅极；第四运算跨导放大器OTA4负电流输出端连接第一PMOS器件PMOS1栅极；第一PMOS器件PMOS1源极接入第四电压d；第一PMOS器件PMOS1漏极连接第二电容C_u正极；第一NMOS器件NMOS1源极接入第五电压c。

3.如权利要求2所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3，第四运算跨导放大器OTA4采用由五个MOS管构成的结构，在该结构中：

第二NMOS器件NMOS2源极连接第三NMOS器件NMOS3源极，并接地；第二NMOS器件NMOS2栅极连接第三NMOS器件NMOS3栅极，并与第二NMOS器件NMOS2漏极短接；第二NMOS器件NMOS2漏极连接第二PMOS器件PMOS2漏极，并作为负电流输出端；

第三NMOS器件NMOS3漏极连接第三PMOS器件PMOS3漏极，并作为正电流输出端；

第二PMOS器件PMOS2栅极作为正电压输入端；第二PMOS器件PMOS2源极连接第三PMOS器件PMOS3源极和第四PMOS器件PMOS4漏极；

第三PMOS器件PMOS3栅极作为负电压输入端；

第四PMOS器件PMOS4栅极接入第六电压v_b；第四PMOS器件PMOS4源极接入输入电压vdd。

4.如权利要求2所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1，第二运算跨导放大器OTA2，第三运算跨导放大器OTA3，第四运算跨导放大器OTA4采用由五个MOS管构成的结构，在该结构中：

第十二NMOS器件NMOS12源极连接第十三NMOS器件NMOS13源极和第十四NMOS器件NMOS14漏极；第十二NMOS器件NMOS12栅极作为正电压输入端；第十二NMOS器件NMOS12漏极连接第七PMOS器件PMOS7漏极，并作为负电流输出端；

第十三NMOS器件NMOS13栅极作为负电压输入端；第十三NMOS器件NMOS13漏极连接第八PMOS器件PMOS8漏极，并作为正电流输出端；

第十四NMOS器件NMOS14源极接地；第十四NMOS器件NMOS14栅极接第六电压v_b；

第七PMOS器件PMOS7漏极与栅极短接；第七PMOS器件PMOS7栅极连接第八PMOS器件PMOS8栅极；第七PMOS器件PMOS7源极连接第八PMOS器件PMOS8源极，并接入输入电压vdd。

5.如权利要求3或4所述的脉冲神经电路，其特征在于，第一运算跨导放大器OTA1、第二运算跨导放大器OTA2和第三运算跨导放大器OTA3采用同相单端输出方式；第四运算跨导放大器OTA4采用双端输出方式。

6.如权利要求1所述的脉冲神经电路，其特征在于，电流绝对值电路采用如下结构：

第四NMOS器件NMOS4漏极连接恒流源输出端；第四NMOS器件NMOS4栅极连接第五NMOS器件NMOS5栅极；第四NMOS器件NMOS4源极连接第八NMOS器件NMOS8漏极；

第五NMOS器件NMOS5源极连接第六NMOS器件NMOS6漏极，并作为电流绝对值电路输入端；第五NMOS器件NMOS5漏极连接第五PMOS器件PMOS5漏极和第七NMOS器件NMOS7漏极；

第六NMOS器件NMOS6漏极与栅极短接；第六NMOS器件NMOS6栅极连接第七NMOS器件NMOS7栅极；第六NMOS器件NMOS6源极连接第七NMOS器件NMOS7源极，并接地；

第八NMOS器件NMOS8漏极与栅极短接；第八NMOS器件NMOS8栅极连接第九NMOS器件NMOS9栅极；第八NMOS器件NMOS8源极连接第九NMOS器件NMOS9源极，并接地；

第九NMOS器件NMOS9漏极连接第六PMOS器件PMOS6漏极，并作为电流绝对值电路输出端；

第六PMOS器件PMOS6栅极连接第五PMOS器件PMOS5栅极；第六PMOS器件PMOS6源极连接第五PMOS器件PMOS5源极和恒流源输入端，并接入输入电压vdd；

第五PMOS器件PMOS5栅极与漏极短接。

7.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用由NMOS管构成，并采用如下结构：

第十NMOS器件NMOS10源极连接第十一NMOS器件NMOS11源极，并接地；第十NMOS器件NMOS10栅极连接第十一NMOS器件NMOS11栅极；第十NMOS器件NMOS10漏极与栅极短接，并作为电流镜第一输入端；

第十一NMOS器件NMOS11漏极作为电流镜第二输入端。

8.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用威尔逊电流镜结构。

9.如权利要求1所述的脉冲神经电路，其特征在于，电流镜采用级联电流镜结构。

10.如权利要求1至9任一项所述的脉冲神经电路，其特征在于，所述脉冲神经电路工作在亚阈值区域。