专利名称：相变存储器的写入系统与方法
技术领域：
本发明涉及一种相变存储器的写入系统与方法。
背景技术：
随着便携式应用产品的发展，使得非易失性存储器的需求有日渐增加的 趋势，相变存储器技术由于具有速度、功率、容量、可靠度、工艺整合度、 以及成本等具竟争力的特性，已被视为下一时代最具有潜力的非易失性存储 器技术。
相变存储器的操作主要是通过两种不同大小的电流脉冲施加在相变存 储器之上，使得相变存储器由于欧姆加热的效应，导致局部区域因不同的温
度 文变而引发相变材料的非晶态(amorphous state )与结晶态(crystalline state ) 的可逆相转变，并通过此两相变结构所呈现的不同电阻值来达到存储数据的 目的。图1为一般对相变存储器进行写入与读取的电流脉冲示意图。当相变 存储器进行RESET操作时，主要是施加一脉冲宽度较短且脉冲高度较高的 重置电流Ireset，通过此脉沖的施加使得相变存储器局部区域的温度会高于 相变材料的熔点温度(Tm)而融化。当此融化的区域在瞬间降温时，由于没 有足够的时间来进行再结晶，因此在凝固的过程中会形成非晶态，此时相变 材料具有高阻值。另一方面，当相变存储器进行SET操作时，则是利用一脉
冲宽度较宽且脉冲高度较低的设定电流Iset,通过此脉冲的施加使得相变存 储器局部区域的温度介于相变材料的结晶温度(TJ与熔点温度(Tm)之间， 如此经过SET操作之后的非结晶化区域则可再被结晶。如上所述，相变存储 器的RESET操作与SET操作即如同存储器中的写入(write )与擦除(erase ) 操作，最后通过将相变存储器操作在结晶态与非晶态之间的电阻差异来达到
存储的效果。当读取相变存储器中的数据时，则利用一电流大小小于IsET的
读取电流Iread来判断其电阻值，以得知其存储的数据。 发明内容储器的写入系统，包括一 第 一写入电 路、 一验证电路、 一第一相变存储单元与一第二相变存储单元。该第一写入 电路，执行一写入程序，接收一第一数据并写入至该第一相变存储单元。该 验证电路，执行一验证程序，包括一处理单元以及一第二写入电路。该处理 单元，读取并比较该第二相变存储单元存储的数据与一第二数据。该第二写 入电路，当该第二相变存储单元存储的数据与一第二数据并不符合时，将该 第二数据再次写入该第二相变存储单元。
本发明的另 一 实施例为 一种相变存储器的写入方法，利用 一验证电路与
一第一写入电路完成，包括在一第一周期内对一第一相变存储单元进行一 写入程序；在该第一周期内对一第二相变存储单元进行一验证程序；若该第 二相变存储单元验证失败，则该验证电路输出一电流调整信号至该第一写入 电路，调整该第一写入电路输出的第一写入电流。
图1为一般对相变存储器进行写入与读取的电流脉沖示意图。 图2为一相变存储器的电流与电阻特性曲线图。 图3为根据本发明的一相变存储器的控制电路的示意图。 图4为根据本发明的相变存储器的写入与验证操作流程图。 图5为一已知的相变存储器的写入与验证操作与根据本发明的相变存 储器的写入与验证操作的 一 实施例的时序图。
图6为根据本发明的一相变存储器的写入系统的一实施例的示意图。
图7为一写入电路与辅助写入电路的一实施例的电路示意图。
图8为根据本发明的一相变存储器的写入系统的另一实施例的示意图。
附图符号说明
31 ~读耳又与—睑i正电3各
32 ~写入电^各 33-相变存储器阵列 34~读取电路
35 验证电路 36、 37~位线61 验证单元
62- 第一写入电路
63- 相变存储器 64~处理器
65 读取电路 66~第二写入电路 81 ~验证单元 82-第一写入电路 83~相变存储器
84- 检测及比较电路
85- 电流调整电路 86~读取电路 87~第二写入电路
具体实施例方式
图2为一相变存储器的电流与电阻特性曲线图。曲线21为一正常的相
变存储器的特性曲线，当相变存储器接收到设定电流ISET，会使得相变存储 器的电阻值大致变成RSET,当相变存储器接收到重置电流lRESET，会使得相 变存储器的电阻值大致变成RRESET。当相变存储器被读取的次数增加时，可
能会造成相变存储器的特性曲线漂移，造成如曲线22的情形发生。以曲线
22来看，当相变存储器接收到设定电流IsET,相变存储器的电阻值大致仍是
RSET,但是当相变存储器接收到重置电流Ireset,会使得相变存储器的电阻
值就不是预期的Rreset，也就是相变存储器无法被正常写入。在这种情形下， 必须利用较大的设定电流IsET与重置电流lRESET才能使得相变存储器被正常 操作。
在另一实施例中，可能因为相变存储器工艺的关系，造成当以一般的设 定电流ISET输入相变存储器时，其电阻值无法维持在RSET,在这种情形下， 必需利用较小的设定电流IsET与重置电流lRESET才能使得相变存储器被正常 操作。
图3为根据本发明的一相变存储器的控制电路的示意图。在图3中的控 制电路，本发明采用一种读写分离的电路结构，可有效增进相变存储器的效能。读取与验证电路31包括一读取电路34以及一验证电路35,用以验证相 变存储器阵列33。当写入电路32对相变存储器阵列33的位线37进行写入 操作的同时，读取与验证电路31对相变存储器阵列33的位线36上的相变 存储单元进行验证操作。读取电路34先读取耦接于位线36上的相变存储单 元的存储的数据，并传送到验证电路35中。验证电路35将读取电路34读 取的数据与一参考数据相比较，若两者相同，则表示相变存储器阵列33可 以被正常读取。若两者不同，则输出一控制信号至写入电路32，调整写入电 路32输出的写入电流的大小。
一般而言，为了使相变存储器的写入速度变快，会加大写入电流，因此 所使用的晶体管的宽长比(W/L ratio )必需较大，才能承受较大的写入电流。 举例来说，当写入电路32要对位线36上的相变存储单元进行写入操作时， 控制信号Sl会导通晶体管Tl,使得写入电流通过晶体管Tl输入到相变存 储器阵列33。同理，晶体管T2与Tn的运作也相同于晶体管Tl。当读取电 路34要对位线34上的相变存储单元进行写入操作时，控制信号XI会导通 晶体管Yl,使得读取电流通过晶体管Yl输入到相变存储器阵列33。同理， 晶体管Y2与Yn的运作也相同于晶体管Yl。
一般而言，相变存储器在读取时，通常会以较小的读取电流来读取相变 存储器所存储的数据，也因为电流较小的关系，不易驱动宽长比较大的晶体 管。如此一来，虽然写入的速度加快了，但是读取的速度变慢，对于整体效 能的改善仍然有限。因此，在本实施例中，将写入电路32所耦接的开关装 置以及读取电路34耦接的开关装置以不同的晶体管来实现。为了加快写入 速度，因此写入电路32所耦接的开关装置，如晶体管Tl,选择能承受较大 电流的开关装置，亦即晶体管Tl具有较大的宽长比。为了加快读取速度， 读取电路34耦接的开关装置，如晶体管XI，选择承受较小电流的开关装置， 亦即晶体管Tl具有较小的宽长比。
图4为根据本发明的相变存储器的写入与验证操作流程图。在步骤S41 中，先对第(N-l)个相变存储单元执行一写入操作，接着，跳到步骤S42 与步骤S43。在步骤S42中，持续对第N个相变存储单元执行一写入操作。 同 一时间内，在步骤S43中，对第(N-l )个相变存储单元执行一验证(verify ) 操作。在步骤S44中，先通过一读取电流读取存储在第(N-l)个相变存储 单元中的数据，接着再与一参考数据相比较。该参考数据为原先预定要写入第(N-l)个相变存储单元中的数据。在步骤S45中，利用一比较电路比较 存储在第(N-l)个相变存储单元中的数据是否相符于参考数据，若是，则 跳到步骤S47。若不是，则跳到步骤S46。在步骤S46中，写入电流会根据 步骤S45的比较结果进行调整，并且在步骤S48中，即利用调整过的写入电 流来对第(N+l)个相变存储单元进行写入操作。在本实施例中，步骤S42 到S46是在同一个周期内完成的，而且当在执行步骤S48时，同时对第N 个相变存储单元执行一验证操作。
在本实施例中，写入电流在步骤S46被调整后，跳到步骤S47对第(N-1 ) 个相变存储单元进行一写入操作，用以将该参考数据写入第(N-l)个相变 存储单元中。在本实施例中，写入电流的调整会根据步骤S45的比较结果。 在另 一 实施例中，步骤S47与步骤S48的写入操作分别利用不同的写入电路 来完成。且在对第(N-l)个相变存储单元进行一写入操作，可同时对第N 个相变存储单元执行一验证操作。
图5为一已知的相变存储器的写入与验证操作与根据本发明的相变存 储器的写入与验证操作的一实施例的时序图。时序51为已知的相变存储器 的写入与验证操作的时序图。已知的写入与验证操作是在一写入操作结束后 马上进行一验证操作，若验证正确，则继续下一个相变存储单元的写入，若 验证失败，则重新对相变存储单元进行写入操作。时序52为根据本发明的 相变存储器的写入与验证操作的一实施例的时序图。在该实施例中，写入操 作与验证操作分别利用不同的处理单元来完成，因此可同时进行，大幅减少 相变存储器所需的写入时间。在该实施例中，处理单元可以由软件或硬件来 实现。
图6为根据本发明的一相变存储器的写入系统的一实施例的示意图。第 一写入电路62接收一参考数据，并将该参考数据写入相变存储器63。验证 单元61包括一处理器64、 一读取电路65以及一第二写入电路66。读取电 路65输出一读取电流至相变存储器63,用以读取并传送存储在该相变存储 器63中的数据至处理器64。处理器64比较该参考数据与自读取电路65传 送来的数据，若两者相符合，则传送一确认信号至第一写入电路62,用以维 持写入电路写入电流的大小。若处理器检测到该参考数据与自读取电路65 传送来的数据不符合，则输出一控制信号至该第一写入电路62与该第二写 入电路66,用以调整写入电流的大小。
9第二写入电路66接收到该控制信号后，会以调整过的写入电流将参考
数据再次写入相变存储器63中。在本实施例中，当验证单元61在对第(N-1 ) 个相变存储单元进行一验证操作时，该第一写入电路62对第N个相变存储 单元进行一写入操作。在一实施例中，若第一写入电路62目前的写入的相 变存储单元的写入操作尚未完成，且第一写入电路62接收到该控制信号时， 第一写入电路62中断该相变存储单元的写入操作，并以调整过的写入电流 将参考数据写入该相变存储单元中。在另一实施例中，当验证单元61验证
到第(N-l )个相变存储单元的写入数据错误，且第一写入电路62对第N个 相变存储单元进行的写入操作已经完成时，第一写入电路62根据该控制信 号调整写入电流的大小，并对第(N+l)个相变存储单元进行写入操作。在 另 一实施例中，第一写入电路62与该第二写入电路66都包括一辅助写入电 路，通过该控制信号，用以调整写入电流的大小。
图7为一写入电路与辅助写入电路的一实施例的电路示意图。写入电路 72根据一 参考电流源71输出的参考电流Ires,来输出写入电流I 。辅助驱动 电路73则利用电流镜的电流复制机制，通过调整晶体管T1、 T2、 T3、 T4、 T5以及T6的宽长比(W/L),来输出不同大小的辅助电流，再通过控制信 号Sl、 S2与S3来选择要输出的辅助电流。在本实施例中，辅助驱动电路 73以电流相加的方式来输出辅助电流，本领域技术人员当可根据本电路做适 当的修改，使得辅助驱动电路73可以以电流相减的方式来输出辅助电流。
图8为根据本发明的 一相变存储器的写入系统的另 一 实施例的示意图。 第一写入电路82接收写入数据，用以写入相变存储器83。验证单元81根据 一参考数据，用以验证相变存储器83存储的对应数据是否正确。在本实施 例中，当验证单元81在对第(N-l )个相变存储单元进行一验证操作时，该 第一写入电路82正对第N个相变存储单元进行一写入操作。
验证单元81包括一检测及比较电路84、 一电流调整电路85、 一读取电 路86以及一第二写入电路87。读取电路86输出一读取电流至相变存储器 83,用以读取并传送存储在该相变存储器83中的数据至检测及比较电路84。 检测及比较电路84比较该参考数据与自读取电路86传送来的数据，若两者 相符合，则传送一确认信号至第一写入电路82,用以维持写入电路写入电流 的大小。若检测及比较电路84检测到该参考数据与自读取电路86传送来的 数据不符合，则输出一控制信号至该第一写入电路82与该第二写入电路87，
10用以调整写入电流的大小。
第二写入电路87接收到该控制信号后，会以调整过的写入电流将参考 数据再次写入相变存储器83中。在本实施例中，当验证单元81在对第(N-1 ) 个相变存储单元进行一验证操作时，该第一写入电路82对第N个相变存储 单元进行一写入操作。在一实施例中，若第一写入电路82目前的写入的相 变存储单元的写入操作尚未完成，且第一写入电路82接收到该控制信号时， 第一写入电路82中断该相变存储单元的写入操作，并以调整过的写入电流 将参考数据写入该相变存储单元中。在另一实施例中，当验证单元81验证 到第(N-l )个相变存储单元的写入数据错误，且当第一写入电路82对第N 个相变存储单元进行的写入操作已经完成时，第一写入电路82根据该控制 信号调整写入电流的大小，并对第(N+l )个相变存储单元进行写入操作。 在另 一实施例中，第一写入电路82与该第二写入电路87都包括一辅助写入 电路，通过该控制信号，用以调整写入电流的大小。
虽然本发明已以具体实施例披露如上，然其仅为了易于说明本发明的技 术内容，而并非将本发明狭义地限定于该实施例，本领域技术人员，在不脱 离本发明的精神和范围的前提下，当可作若干的更改与修饰，因此本发明的 保护范围应以本申请的权利要求为准。
权利要求
1. 一种相变存储器的写入系统，包括一第一相变存储单元与一第二相变存储单元；一第一写入电路，执行一写入程序，接收一第一数据并写入至该第一相变存储单元；以及一验证电路，执行一验证程序，包括一处理单元，读取并比较该第二相变存储单元存储的数据与一第二数据；以及一第二写入电路，当该第二相变存储单元存储的数据与一第二数据并不符合时，将该第二数据再次写入该第二相变存储单元。
2. 如权利要求1所述的相变存储器的写入系统，其中该处理单元还包括 一读取电路，用以读取该第二相变存储单元存储的数据；以及 一处理器，比较该第二相变存储单元存储的数据与该第二数据，并输出一电流调整信号至该第一写入电路与该第二写入电路。
3. 如权利要求2所述的相变存储器的写入系统，其中还包括 一第一晶体管，具有一第一控制端、 一第一输入端以及一第一输出端，其中该第一输入端耦接该第一写入电路，该第一输出端耦接该第一相变存储 单元，该第一控制端受控于一第一控制信号；以及一第二晶体管，具有一第二控制端、 一第二输入端以及一第二输出端，其中该第二输入端耦接该读取电路，该第二输出端耦接该第二相变存储单 元，该第二控制端受控于一第二控制信号。
4. 如权利要求3所述的相变存储器的写入系统，其中该第二晶体管的宽 长比小于该第一晶体管的宽长比。
5. 如权利要求2所述的相变存储器的写入系统，其中该处理器还包括 一检测及比较电路，比较该第二相变存储单元存储的数据与该第二数据，并输出一比较信号；一电流调整控制电路，接收该比较信号并输出该电流调整信号。
6. 如权利要求2所述的相变存储器的写入系统，其中该第一写入电路还 包括一第一辅助写入电路，接收该电流调整信号用以调整该第一写入电路输 出的写入电流大小。
7. 如权利要求6所述的相变存储器的写入系统，其中该第一辅助写入电 路包括一电流镜电路，根据一参考电流产生一辅助电流，且根据该电流调整 信号输出该辅助电流至该第一写入电路。
8. 如权利要求2所述的相变存储器的写入系统，其中该第二写入电路还 包括一第二辅助写入电路，接收该电流调整信号用以调整该第二写入电路输 出的写入电流大小。
9. 如权利要求8所述的相变存储器的写入系统，其中该第二辅助写入电 路包括一电流镜电路，根据一参考电流产生一辅助电流，且根据该电流调整 信号输出该辅助电流至该第二写入电路。
10. 如权利要求1所述的相变存储器的写入系统，其中该写入程序与该 验证程序在同 一时间周期内完成。
11. 一种相变存储器的写入方法，利用一验证电路与一第一写入电路完 成，包括在一第 一周期内对一第 一相变存储单元进行一写入程序； 在该第 一周期内对一第二相变存储单元进行一验证程序；以及 若该第二相变存储单元验证失败，则该验证电路输出 一电流调整信号至 该第一写入电路，调整该第一写入电路输出的第一写入电流。
12. 如权利要求11所述的相变存储器的写入方法，其中若该写入程序尚 未完成且接收到该电流调整信号时，该第 一写入电路根据该电流调整信号调 整该第 一写入电流，且对该第 一相变存储单元重新进行该写入程序。
13. 如权利要求11所述的相变存储器的写入方法，其中该验证电路还包 括一第二写入电路，且当该第二相变存储单元验证失败时，该第一写入电路接收该电流调整信号调整由该第二写入电路输出的一第二写入电流，且对该 第二相变存储单元重新进行该写入程序。
14. 如权利要求11所述的相变存储器的写入方法，其中还包括 在一第二周期对一第三相变存储单元进行该写入程序；以及 在该第二周期内对该第 一相变存储单元进行该验证程序。
15. 如权利要求11所述的相变存储器的写入方法，其中该验证程序还包括读取该第二相变存储单元所存储的数据；比较该第二相变存储单元所存储的数据与一参考数据；以及若该第二相变存储单元所存储的数据与该参考数据不符合，输出 一 电流调整信号至该第一写入电路。
16.如权利要求15所述的相变存储器的写入方法，其中该验证程序还包括若该第二相变存储单元所存储的数据与该参考数据符合，输出 一确认信 号至该第 一写入电路，用以维持该第 一写入电流的大小。
全文摘要
本发明的一实施例为一种相变存储器的写入系统，包括一第一写入电路、一验证电路、一第一相变存储单元与一第二相变存储单元。该第一写入电路，执行一写入程序，接收一第一数据并写入至该第一相变存储单元。该验证电路，执行一验证程序，包括一处理单元以及一第二写入电路。该处理单元，读取并比较该第二相变存储单元存储的数据与一第二数据。该第二写入电路，当该第二相变存储单元存储的数据与一第二数据并不符合时，将该第二数据再次写入该第二相变存储单元。
文档编号G11C11/56GK101452743SQ200710197139
公开日2009年6月10日 申请日期2007年12月5日 优先权日2007年12月5日
发明者林文斌, 林烈萩, 江培嘉, 许世玄 申请人:财团法人工业技术研究院;力晶半导体股份有限公司;南亚科技股份有限公司;茂德科技股份有限公司;华邦电子股份有限公司