用于存储器故障容限的方法和设备的制作方法
【专利摘要】可使用多条数据线和多条位线来写入到存储器单元阵列和／或从存储器单元阵列读取。切换元件可在所述多条数据线与所述多条位线之间的不同映射中进行选择。所述阵列可(例如)由N个存储器单元组成，所述多条位线可由N条位线组成，且所述多条数据线可由N条数据线组成，其中N为大于1的整数。对于其中数据块将被写入到所述阵列的写入操作来说，可至少部分地基于所述数据块对所述存储器单元阵列中的有故障存储器单元的敏感程度来控制所述切换元件的配置。
【专利说明】用于存储器故障容限的方法和设备
[0001]主张优先权
[0002]本专利为2011年10月7日申请的第13 / 269,416号美国专利申请案的部分接续申请案。本专利申请案还参考以下专利申请案、主张以下专利申请案的优先权和主张来自以下专利申请案的权益:2011年5月17日申请的第61 / 487，250号美国临时专利申请案；和2011年10月31日申请的第13 / 285，864号美国专利申请案。
[0003]上文引用的申请案中的每一者特此以全文引用的方式并入本文中。
【技术领域】
[0004]本发明的某些实施例涉及存储器电路。更具体来说，本发明的某些实施例涉及一种用于存储器故障容限的方法和设备。
【背景技术】
[0005]有故障存储器单元在包括显著量的存储器的任何实际集成电路中是不可避免的。有故障单元为强加于现代集成电路的日益增加的设计约束的结果。处理有故障存储器单元的常规方法对于许多应用来说为过度昂贵的和/或不实际的。
[0006]经由这些系统与如在本申请案的剩余部分中参看图式所陈述的本发明的一些方面的比较，常规和传统方法的其它限制和缺陷对于所属领域的技术人员来说将变得显而易见。
【发明内容】
[0007]实质上如由诸图中的至少一者所说明和/或结合诸图中的至少一者所描述且如权利要求书中更完整陈述，提供一种用于存储器故障容限的设备和/或方法。
[0008]本发明的这些和其它优点、方面和新颖特征以及其所说明的实施例的细节将根据以下描述和图式而得到更充分地理解。
【专利附图】
【附图说明】
[0009]图1A描绘示范性装置，其可操作以减轻有故障存储器单元的影响。
[0010]图1B描绘示范性接收器的部分，经由使用本发明，即使当利用具有多于可校正数目的有故障存储器单元的存储器单元阵列时，所述接收器仍可实现令人满意的性能。
[0011]图2描绘示范性故障容限存储器的第一视图。
[0012]图3A描绘示范性故障容限存储器的第二视图。
[0013]图3B描绘另一示范性故障容限存储器的第二视图。
[0014]图3C描绘示范性存储器实例。
[0015]图3D说明故障寄存器与经由所述故障寄存器来管理的存储器单元之间的示范性映射。
[0016]图3E说明故障减轻控制器的示范性部分。[0017]图4A-4E描绘示范性系统，其中存储器阵列被分区为两个区以用于减轻所述阵列中的一个或一个以上有故障单元的影响。
[0018]图5A-5K描绘示范性系统，其中存储器阵列被分区为四个区以用于减轻所述阵列中的一个或一个以上有故障单元的影响。
[0019]图6A描绘示范性故障减轻映射模块。
[0020]图6B描绘另一示范性故障减轻映射模块。
[0021]图6C描绘可配置的故障减轻映射模块。
[0022]图7描绘一系统，其可操作以基于正被写入到存储器或从存储器读取的数据的类型来启用和停用存储器故障减轻模块。
[0023]图8描绘一系统，其可操作以基于存储器的特性化和正被写入到存储器或从存储器读取的数据的敏感度来分配存储器。
[0024]图9和10展示利用本发明的方面的接收器的示范性实施的模拟结果。
【具体实施方式】
[0025]如本文中所利用，术语“电路”是指物理电子组件(即，硬件)和可配置硬件、由硬件执行和/或另外与硬件相关联的任何软件和/或固件(“代码”)。如本文中所利用，“和/或”意味在由“和/或”联接的列表中的项目中的任何一者或一者以上。举例来说，“X和/或y”意味三元素集合{(x)，(y)，(x，y)}中的任一元素。类似地，“x、y和/或z”意味七元素集合{(X), (y), (z), (X, y), (X, z), (y, z), (x, y, z)}中的任一元素。如本文中所利用，术语“模块”是指可以硬件、软件、固件或其一者或一者以上的任何组合来实施的功能。如本文中所利用，术语“示范性”意味非限制性实例、例子或说明。
[0026]图1A描绘示范性装置，其可操作以减轻有故障存储器单元的影响。参看图1A，展示了示范性电子装置100的电路，所述电子装置100包括模拟前端(AFE)模块102、中央处理单元(CPU) 104、存储器模块106、数字信号处理模块(DSP) 108、用户接口模块112和信号总线110。
[0027]AFE102可操作以利用任何(一个或一个以上)合适的通信协议来发射和/或接收信息。在本发明的示范性实施例中，AFE102可操作以执行允许实现正交频分多路复用(OFDM)信号的发射和/或接收的模拟域处理操作。
[0028]CPU104可操作以执行用以控制装置100的操作的指令(例如，操作系统)。举例来说，CPU104可产生用于配置装置100和控制AFE102、存储器106和DSP108的操作的控制信号。
[0029]存储器106可包括多个存储器单元，所述存储器单元可排列成一个或一个以上行和一个或一个以上列。所述存储器可包括任何合适类型的易失性和/或非易失性存储器(例如SRAM、DRAM、ROM、EEPROM、MRAM、FeRAM和快闪存储器)。下文关于图2-3B来描述存储器106的示范性结构。
[0030]DSP108可操作以根据一个或一个以上通信标准来执行数字信号处理算法和功能。举例来说，DSP108可操作以执行数字滤波、星座映射、星座解映射、交错、解交错和错误校正。在本发明的示范性实施例中，DSP108可操作以执行允许实现正交频分多路复用(OFDM)信号的发射和/或接收的数字域处理功能。[0031]总线110可包括数据线、地址线和/或控制线。举例来说，信号总线110可包括一个或一个以上N位数据总线和多条控制线(例如被输送到存储器106的读取启用信号和写入启用信号)。
[0032]用户接口 112可从装置100的用户接收输入且将输出提供到装置100的用户。举例来说，用户接口 112可包括触摸屏幕、键盘和/或其它输入装置，且可包括IXD、扬声器和/或其它输出装置。
[0033]在示范性接收操作中，AFE102可接收RF信号，在模拟域中处理接收的信号以产生基带信号，将基带信号数字化，且经由信号总线110而将基带信号输出到DSP108ASP108可处理基带信号以恢复基带信号中所含有的信息。在基带信号的处理期间，DSP108可读取和写入到存储器106。经恢复的信息可接着被输送到用户接口 112以供输出到装置的用户。
[0034]在示范性发射操作中，可从存储器106读取待发射的数据并将其输送到DSP108。DSP108可根据一个或一个以上通信标准来处理所述数据以产生基带信号。在产生基带信号的过程中，DSP108可从存储器106读取和写入到存储器106。所产生的基带信号可被输送到AFE102，在AFE102中，所述基带信号可被转换为模拟表示、进一步经处理且发射到物理媒体上。
[0035]图1B描绘示范性接收器的一部分，经由使用本发明，即使当利用具有多于可校正数目的有故障存储器单元的存储器单元阵列时，所述接收器仍可实现令人满意的性能。
[0036]如本文中所利用，存储器单元“阵列”可指对应于特定地址(地址总线208上的特定值)的存储器单元的群组。因此，可将存储器200称为“阵列可寻址”。举例来说，如果存储器200利用8位阵列，那么可将其称为字节可寻址。类似地，如果存储器200利用X位阵列(X为整数)(其中每一阵列对应于存储器的X位字)，那么可将存储器200称为字可寻址。
[0037]接收器150的所描绘的部分包括存储器模块152、均衡器模块154、解映射器模块156和160、解交错器模块158、补删截器(depuncturer)模块162、维特比(Viterbi)解码器模块164、字节解交错器模块166、里德-所罗门(Reed-Solomon)解码器模块168。举例来说，可通过DSP (例如图1A的DSP108)来实施接收器150的所描绘部分。
[0038]尽管将存储器模块152描绘为仅由解交错器模块158利用，但接收器150的其它模块也可读取和/或写入到存储器模块152，且这样一来可利用本发明的方面以改进性能和/或降低成本和/或功率消耗。另外，接收器150的其它模块可具有其自己的存储器，所述存储器可或可不介接到总线110且可包括和/或利用本发明的方面。
[0039]在操作中，可从AFE102接收经接收的数字基带信号151。均衡器154可处理信号151以调整信号151的各个频率分量的电平以产生信号155。解映射器156可将信号155的符号转译为信号157的一个或一个以上位的群组。解交错器158可解交错信号157的所述位群组以产生信号159。可将存储器152用于在解交错期间缓冲信号157和/或159的位。解映射器160可将信号159的位群组转译为信号161的位群组。补删截器162可将位插入到信号161中以产生信号163。维特比解码器164可利用维特比算法来解码信号163以产生信号165。字节解交错器166可逐个字节地重新排列信号165以产生信号167。模块168可对信号167执行里德-所罗门解码以产生信号169。可输出信号169以供进一步处理(例如，通过用户接口)。[0040]在本发明的示范性实施例中，接收器150可在要求每秒每赫兹至少6位的频谱效率的系统中操作。在此实施例中，本发明的方面可使得接收器能够针对存储器152的任一给定列而容许至少0.0004的单元故障率而不使载波对噪声敏感度阈值降级超过0.025dB。即使存储器152的面积可能小于基于晶片代工厂标准单元的常规存储器，仍可实现此。可通过(例如)减少存储器单元的冗余列和/或冗余行的数目或完全消除存储器单元的冗余列和/或冗余行而使存储器152变得更小。
[0041]图2描绘示范性故障容限存储器的第一视图。参看图2，存储器200包括选择器205和多个存储器微砖202^204。其它示范性存储器可包括不同数目的存储器微砖。还展示了地址总线208、写入数据总线210和读取数据总线216以及微砖选择线2121-2128。在图2中所描绘的示范性存储器中，写入数据总线210和读取数据总线216各自包括用于运载数据的40个位的40条线，且地址总线208包括用于运载20位地址的20条线。尽管描绘了 20位地址和40位数据，但本发明并不限于任何特定数目的地址或数据位。
[0042]存储器微砖202^20?可包括一个或一个以上存储器单元阵列和相关联的外围组件。每一阵列可完全驻留于存储器微砖202^20?中的一者中，或可横越存储器微砖202r2028中的多者。下文在图3A中描绘示范性存储器微砖202x，其中X为在I与8之间(包含I和8)的整数。选择器205可解码在地址总线208的三条最高有效线(对应于地址的三个最高有效位(MSB))上的值以确证微砖选择信号212r2128中的一者。
[0043]在示范性写入操作中，可将待写入数据的存储器位置的地址置于地址总线208上，且可将待写入到所述存储器位置的数据置于写入数据总线210上。地址总线208的三条最高有效线可确定微砖选择线212:-2128中的何者被确证。所确证的微砖选择线212'可导致选择微砖202x。地址总线208的十七条最低有效线(对应于地址的十七个最低有效位(LSB))可确定写入数据总线210上的数据被写入到所选微砖202x中的哪个存储器位置。
[0044]在示范性读取操作中，可将待从其读取数据的存储器位置的地址置于地址总线208上。所述地址的三个MSB可确定微砖选择线212:-2128中的何者被确证。所确证的微砖选择线212'可导致选择微砖202x。地址总线208的十七条最低有效线可确定所选微砖202x中的哪个存储器位置被读出到`读取数据总线216上。
[0045]图3A描绘示范性故障容限存储器的第二视图。图3A中展示了示范性存储器微砖202x，其可对应于图2中的存储器微砖202^2028中的一者。存储器微砖202x包括故障寄存器304、故障减轻映射模块306^3065、故障减轻控制模块322、存储器实例314^311和多路复用器模块318和320。还展示了写入数据总线210、读取数据总线216、总线302、总线316r3164、写入映射控制信号308和读取映射控制信号310。
[0046]故障寄存器304可存储对存储器实例314^311的一次或一次以上故障扫描的结果。这些扫描可(例如)在存储器200所驻留的系统(例如，接收器150)的启动期间发生，和/或作为在生产期间测试存储器和/或系统的一部分而发生。在此(等)扫描期间，可扫描存储器实例311-311以检测有故障存储器单兀。对于每个或一个以上所检测的有故障存储器单元，可配置故障寄存器304的一个或一个以上单元。以此方式，故障寄存器304可使得能够确定存储器实例314:-3144中的有故障存储器单元的数目和/或位置。故障寄存器304可包括任何合适类型的易失性和/或非易失性存储器(例如SRAM、DRAM、ROM、EEPROM、快闪存储器、eFuse)，和/或由一个或一个以上触发器组成的寄存器(在存储器实例3141-3144的内部和/或外部)。举例来说，故障寄存器304可包括基于在生产期间执行的扫描而被编程的一个或一个以上一次可编程单兀和在每次启动时被编程的一个或一个以上SRAM单元。在另一实例中，可积累在多次启动中启动扫描的结果(例如，在快闪存储器中)。故障寄存器的存储器单元可与存储器实例314:-3144的存储器单元在物理上分离。替代地(或另外)，存储器实例3141-3144中的一者或一者以上的存储器单元可经分配以充当故障寄存器。
[0047]故障减轻控制模块322可产生写入映射控制信号308和读取映射控制信号310。在写入操作期间，控制模块322可基于正被写入的存储器单元阵列和对应于彼存储器单元阵列的故障寄存器的内容来控制写入映射控制信号308的状态。在读取操作期间，控制模块322可基于正从其进行读取的存储器单元阵列和对应于彼存储器单元阵列的故障寄存器的内容来控制读取映射控制信号310的状态。
[0048]在读取操作期间，总线302的信号线可分别连接到存储器实例314:-3144中的每一者的位线。在写入操作期间，总线316:的信号线可连接到存储器实例314:的位线，总线3162的信号线可连接到存储器实例3142的位线，总线3163的信号线可连接到存储器实例3143的位线，且总线3164的信号线可连接到存储器实例3144的位线。此说明于下文所描述的图3C中。
[0049]故障减轻映射器3065确定写入数据总线210的哪些线连接到总线302的哪些线。写入映射控制信号308的不同值对应于写入数据总线210的线与总线302的线之间的不同映射。
[0050]故障减轻映射器306:确定总线316:的哪些线连接到总线317:的哪些线。最后，如果由多路复用器318选择信号316:，那么故障减轻映射器306:确定总线316:的哪些线连接到读取数据总线216的哪些线。读取映射控制信号310的不同值对应于总线316:与总线317:之间的不同映射(且因此总线316:与读取数据总线216之间的不同映射)。
[0051]故障减轻映射器3062确定总线3162的哪些线连接到总线3172的哪些线。最后，如果由多路复用器318选择信号3162，那么故障减轻映射器3062确定总线3162的哪些线连接到读取数据总线216的哪些线。读取映射控制信号310的不同值对应于总线3162与总线3172之间的不同映射(且因此总线3162与读取数据总线216之间的不同映射)。
[0052]故障减轻映射器3063确定总线3163的哪些线连接到总线3173的哪些线。最后，如果由多路复用器318选择信号3163，那么故障减轻映射器3063确定总线3163的哪些线连接到读取数据总线216的哪些线。读取映射控制信号310的不同值对应于总线3163与总线3173之间的不同映射(且因此总线3163与读取数据总线216之间的不同映射)。
[0053]故障减轻映射器3064确定总线3164的哪些线连接到总线3174的哪些线。最后，如果由多路复用器318选择信号3164，那么故障减轻映射器3064确定总线3164的哪些线连接到读取数据总线216的哪些线。读取映射控制信号310的不同值对应于总线3164与总线3174之间的不同映射(且因此总线3164与读取数据总线216之间的不同映射)。
[0054]存储器实例314:-3144可包括一个或一个以上存储器阵列。每一阵列可完全驻留于存储器实例314i_3144中的一者中，或可横越存储器实例314i_3144中的多者。在本发明的示范性实施例中，存储器实例311-3144中的每一者可包括被排列为M个行和N个列的M*N个存储器单元，其中M和N中的每一者为整数，且M和N中的一者或两者大于I。[0055]多路复用器318可选择总线317f3174中的何者被路由到总线319。可由地址总线的一条或一条以上线(在图3A中所描绘的示范性实施例中为对应于地址位15和16的线16和15)来控制多路复用器318。
[0056]多路复用器320可选择总线319的哪些位被路由到读取数据总线216。可由地址总线的一条或一条以上线(在图3A中所描绘的示范性实施例中为对应于地址位0的线0)来控制多路复用器319。
[0057]在操作中，在启动时和/或在制造/生产测试期间，可执行存储器实例314:-3144的扫描且可将有故障存储器单元的位置存储于故障寄存器304中。在扫描完成之后，存储器202x可开始正常操作(其中从存储器202x读取数据和将数据写入到存储器202x)，其中X为在1与8之间(包含1和8)的整数。
[0058]对于写入操作来说，可将待写入到存储器位置的数据置于总线210的线上且可将待写入的位置的地址(“ADRS_W”)置于地址总线208上。故障减轻控制模块322可在故障寄存器304中查找ADRS_W以确定在存储器实例314i_3144中的彼位置处是否存在任何有故障存储器单元。故障减轻控制模块322可设置写入映射控制信号308以配置映射器3065来实施对应于所述查找的结果的映射。可接着将总线210上的数据映射到总线302上。可接着确证写入启用信号312的对应于存储器实例314w (所述存储器实例对应于ADRS_W)的位，从而导致总线302的线连接到存储器实例314w的位线，且实现写入操作。
[0059]对于读取操作来说，可将待从其读取的地址(“ADRS_R”)置于地址总线208上。故障减轻控制模块322可在故障寄存器304中查找ADRS_R以确定在存储器实例3141_3144中的彼位置处是否存在任何有故障存储器单元。故障减轻控制模块322可设置读取映射控制信号310以配置映射器3061-3064来实施对应于所述查找的结果的映射。可分别将存储器实例3141-3144中的每一者中对应于ADRS_R的存储器单元读出到总线3161-3164上。可由映射器306i将总线3161的线映射到总线3171的线，可由映射器3062将总线3162的线映射到总线3172的线，可由映射器3063将总线3163的线映射到总线3173的线，可由映射器3064将总线3164的线映射到总线3174的线。基于ADRS_R的位16和15，多路复用器318将总线3171-3174中的一者连接到总线319。基于ADRS_R的位0，总线319的线的第一部分抑或第二部分连接到读取数据总线216的线。
[0060]图3B描绘另一示范性故障容限存储器的第二视图。图3B的存储器可类似于图3A的存储器，但可在以下方面不同:存储器实例314-311的输出在由映射器3066(其可对应于(例如)图的映射器3061-3064中的任一者)映射到总线323上之前被多路复用到总线321上。与本发明的方面一起利用图3A中的存储器还是图3B中的存储器(或未展示的另一存储器)可取决于各种设计约束和考虑。
[0061]图3C描绘示范性存储器实例。图3C中展示了示范性存储器实例314Y，其可对应于图3A中所示的存储器实例311-3144中的任一者。存储器实例314Y包括行解码器330、字/行线332 [1:M]、位线336[1:N]、存储器单元3341,1-334?和列输入/输出模块338。单元3341-3341可驻留于存储器微砖202^2028中的一者或一者以上的存储器实例314-311中的一者或一者以上中。尽管描绘了单端实施例，但每一字线332[m]和/或每一位线336[n]可包括用于差分传信的两条线。如本文中所利用，术语“位线”用于指单端位线与差分对位线两者。[0062]行解码器330可解码总线208上的二进制编码地址的一部分使得确证(即，“选择”)对应于地址208的行线同时撤销确证(即，“不选择”)剩余字线332。
[0063]存储器单元334^-334^中的每一者可操作以存储数据位。每一存储器单元可包括(例如)交叉耦合的反相器和一个或一个以上存取晶体管。
[0064]列输入/输出模块338可选择是将总线302 (见图3A)还是总线316 (见图3A)连接到位线336 [1:N]。当确证we [Y](写入启用信号312的对应于存储器实例314Y的位)时，可将对应于存储器实例314y的总线316耦合到位线336 [1:N]，当撤销确证we [y]时，可将总线302连接到位线336 [1:N]。 [0065]图3D说明故障寄存器与经由所述故障寄存器来管理的存储器单元之间的示范性映射。参看图3D，展示了 M行XN列存储器块351，其中M和N为整数，且M和N中的一者或两者大于I。在本发明的示范性实施例中，存储器351的每一行可对应于特定存储器地址(且因此每一行可为“阵列”(当在本文中利用彼术语时))。在另一实施例中，每一行可包括对应于多个存储器地址的多个阵列。在另一实施例中，存储器块351中的阵列可横越多个行，且因此，单一存储器地址可对应于多个行。还展示了存储器单元35(^-35(^，其中K=ceiling (M / i), “ceiling () ”表示无条件舍去到最近整数,且i为在I与M之间(包含I和M)的整数。存储器块351的每一第一部分352可对应于存储器块351的i个存储器单元行且可与故障寄存器存储器单元35(^-35(^中的一者相关联。因此，i的较大值可对应于较小的故障寄存器，而i的较小值可提供存储器块351中的有故障单元的更好的减轻。i的值可(例如)针对存储器的寿命为固定的。举例来说，可基于特征大小和/或藉以制造存储器块351的技术程序的其它特性来确定i的值。另外或替代地，可在每次存储器块351启动时(例如，基于内建式自我测试)确定i的值。图3D中的示范性实施例(其中一个故障寄存器单元应于存储器块351的每i个行)可对应于一实施例，其中阵列被分区为两个敏感度区(下文进一步详细描述敏感度区)。然而，本发明不限于此，且一个以上的故障寄存器位可对应于存储器块351的每i个行。在本发明的示范性实施例中，对应于每i个行的故障寄存器单元的数目可等于Ceiling(1g2R),其中R为大于I的整数且表示敏感度区的数目。举例来说，对于R=4(例如，高、中间高、中间低和低)个敏感度区来说，针对存储器的每i个行可存在两个故障寄存器单元。
[0066]图3E说明故障减轻控制器的示范性部分。参看图3E，故障减轻控制器322的所描绘部分包括故障积累器356以及逻辑模块358、360、362和364。
[0067]在操作中，在存储器200启动时，可起始存储器200的扫描。所述扫描可包括将测试数据写入到存储器、从存储器读取测试数据和接着比较写入的数据与读取的数据以检测有故障的存储器单兀。故障积累器356的每一单兀或每一单兀群组可对应于正被扫描的存储器块中的特定存储器列。因此，对于正被测试的i个行来说，每次在特定列中检测到有故障单兀时，便递增故障积累器356的对应于彼列的一个或一个以上位。
[0068]为了进行说明，考虑对应于存储器块351的第一 i个行的单元部分352i (图3D)。可将测试数据写入到部分352i中的单元且接着从所述单元读取测试数据以检测部分352:中的任何有故障单元。对于每一列I到N来说，每次在部分352:的彼列中检测到有故障存储器单元时，便递增故障积累器356的对应于彼列的一个或一个以上位。一旦已测试部分352:中的所有单元，便将一个或一个以上逻辑和/或算术运算应用于故障积累器356的内容以确定是否应确证或撤销确证故障寄存器的单元350i。单元3501被确证可指示当写入到部分352i中的阵列和从部分352i中的阵列读取时将利用第一映射。相反地，单元350i被撤销确证可指示当写入到部分352i中的阵列和从部分352i中的阵列读取时将利用第二映射。
[0069]对故障寄存器356的内容执行的逻辑和/或算术运算可取决于部分352:的哪些列对应于高敏感度区和部分352:的哪些列对应于低敏感度区。在所描绘的示范性部分中，存在高敏感度部分368:和3683与低敏感度部分3682和3684，所述部分中的每一者各自包括对应于存储器块351的一个或一个以上列的一个或一个以上位。部分368i和3683的位由模块358进行逻辑OR运算，以产生信号359。部分3682和3684的位由模块360进行逻辑OR运算，以产生信号361。信号361由反相器362反相，以产生信号363。信号361和363经AND运算以产生信号366。如果确证信号366，那么可将I写入到存储器单元350:，且如果撤销确证信号366，那么可将0写入到存储器单元350i。
[0070]可以类似于上文针对部分352i所描述的方式的方式来扫描部分3522_352K中的每一者以发现故障。可以类似于上文针对单元350i所描述的方式的方式填入故障寄存器单兀3502_350k中的每一者。
[0071]图4A-4E描绘示范性系统，其中存储器阵列被分区为两个敏感度区以用于减轻所述阵列中的一个或一个以上有故障单元的影响。图4A-4E中展示了存储器单元阵列400、与阵列400相关联的故障寄存器402和待写入到阵列400的8位数据块。在图4A-4E中所描绘的示范性实施例中，阵列400为8个位且数据块为8个位，但本发明不限于此。
[0072]基于待存储到阵列400的数据，可将阵列400的单元分区为高敏感度区和低敏感度区。为了进行说明，在图4A-4C中所描绘的示范性实施例中，数据块404为8位数，其中位[7]为MSB且位[0]为LSB。在此实施例中，数据块404的位[7:4]中的一者中的错误将导致在系统性能方面更大程度地偏离正确值(与数据块404的位[3:0]中的一者中的错误将导致在系统性能方面背离正确值的程度相比)。举例来说，在数字通信或视频系统中，位错误率(BER)、包错误率(PER)或帧错误率(FER)在位[7:4]中有错误的情况下可低于在位[3:0]中有错误的情况下。因此，已将上部四个单元(单元[7:4])分区为较高敏感度单元，且已将下部四个单元(单元[3:0])分区为较低敏感度单元。在本发明的实施例中，可基于在系统性能度量(例如，位错误率(BER))方面归因于彼单元和/或列是有故障的(与彼单元和/或列是起作用的相比)的归一化差异来确定单元和/或列应被指派给哪一敏感度区。
[0073]在操作中，可基于由故障寄存器402所指示的映射来确定阵列400的单元[7:0]与数据块404的位[7:0]之间的映射。
[0074]在图4A中，在阵列400中不存在有故障单元。因此，故障寄存器402指示将利用第一映射。在图4A-4E中所描绘的示范性实施例中，第一映射导致数据块404的位[0:N]被顺序地写入到阵列400的单元[0:N]。S卩，图4A中所利用的映射如下表I中所示。
[0075]表I
[0076]
阵列400的单元数据块404的位
【权利要求】
1.一种系统，其包括: 一个或一个以上电路，其包括多路复用器、包括多条数据线的数据总线和存储器单元阵列，所述存储器单元阵列对应于特定存储器地址且耦合到多条位线，其中: 所述多条数据线和所述多条位线用以写入到所述存储器单元阵列和/或从所述存储器单元阵列进行读取；以及 所述多路复用器在所述多条数据线与所述多条位线之间的不同映射中进行选择。
2.根据权利要求1所述的系统，其中: 所述存储器单元阵列由N个存储器单元组成； 所述多条位线由N条位线组成； 所述多条数据线由N条数据线组成；以及 N为大于I的整数。
3.根据权利要求1所述的系统，其中所述多路复用器的配置是至少部分地基于所述多个存储器单元中的何者有故障(如果存在)而控制。
4.根据权利要求1所述的系统，其中，对于其中数据块将被写入到所述存储器单元阵列的写入操作来说，所述 多路复用器的配置是至少部分地基于所述数据块对所述存储器单元阵列的中的有故障存储器单元的敏感程度而控制。
5.根据权利要求1所述的系统，其中所述存储器单元阵列是多个存储器单元阵列中的一者。
6.根据权利要求5所述的系统，其中: 所述多条数据线与所述多条位线之间的第一映射被用于所述多个阵列中的第一一个或一个以上阵列；以及 所述多条数据线与所述多条位线的第二映射被用于所述多个阵列中的第二部分。
7.根据权利要求6所述的系统，其中: 所述第一映射分别将数据线I到N映射到位线I到N ;以及 所述第二映射分别将数据线N到I映射到位线I到N。
8.根据权利要求5所述的系统，其中: 所述多个阵列被用于存储多个类型的数据块； 所述多个阵列中的第一一个或一个以上阵列具有少于阈值数目的有故障单元； 所述多个阵列中的第二一个或一个以上阵列具有多于所述阈值数目的有故障单元； 所述多个单元中的所述第一一个或一个以上单元被用于存储第一类型的数据块；以及 所述多个单元中的所述第二一个或一个以上单元被用于存储第二类型的数据块。
9.根据权利要求8所述的系统，其中所述一个或一个以上电路驻留于接收器中且执行所接收数据的时间和/或频率解交错。
10.一种系统,其包括: 一个或一个以上电路，其包括对应于特定存储器地址的存储器单元阵列，所述一个或一个以上电路可操作以: 发现所述存储器单元阵列中的有故障存储器单元的位置；以及至少部分地基于所述有故障存储器单元的所述发现位置来排列数据块的位被存储到所述存储器单元阵列的次序。
11.根据权利要求10所述的系统，其中: 所述存储器单元阵列由N个存储器单元组成； 所述数据块由N个数据位元组成；以及 N为大于I的整数。
12.根据权利要求10所述的系统，其中所述一个或一个以上电路可操作以: 针对待存储到所述存储器单元阵列的所述数据块来发现所述数据块对在所述数据块的位位置处的错误的敏感程度，所述位位置对应于所述阵列中的所述有故障存储器单元的所述位置；以及 至少部分地基于所述发现的敏感度来排列所述数据块的所述位被存储到所述存储器单元阵列的所述次序。
13.根据权利要求10所述的系统，其中所述一个或一个以上电路可操作以处理数据串流。
14.根据权利要求13所述的系统，其中所述数据串流的所述处理包括解交错所述数据串流。
15.根据权利要求10所述的系统，其中所述一个或一个以上电路包括故障寄存器，所述故障寄存器存储所述有故障存储器单元的所述发现位置的指示。
16.—种系统, 其包括: 一个或一个以上电路，其包括对应于特定存储器地址的存储器单元阵列和存储器故障减轻模块，所述一个或一个以上电路可操作以将数据块写入到所述存储器单元阵列，其中所述写入操作包括: 响应于检测到所述阵列中的一个或一个以上存储器单元是有故障的而调换所述数据块的第一部分与所述数据块的第二部分；以及 在所述调换之后，将所述数据块存储到所述存储器单元阵列。
17.根据权利要求16所述的系统，其中: 所述数据块的所述第一部分为所述数据块的更高有效的一个或一个以上位；以及 所述数据块的所述第二部分为所述数据块的更低有效的一个或一个以上位。
18.根据权利要求16所述的系统，其中所述写入操作是作为处理数据串流的部分加以执行。
19.根据权利要求18所述的系统，其中所述数据串流的所述处理包括解交错所述数据串流。
20.—种系统,其包括: 一个或一个以上电路，其包括对应于特定存储器地址的存储器单元阵列和存储器故障减轻模块，所述一个或一个以上电路可操作以从所述存储器单元阵列读取数据块，其中所述读取操作包括: 检索存储于所述存储器单元阵列中的位；以及 响应于检测到所述阵列中的一个或一个以上存储器单元是有故障的而调换所述所检索位的第一部分与所述所检索位的第二部分。
21.根据权利要求19所述的系统，其中: 所述所检索位的所述第一部分为所述数据块的更高有效的一个或一个以上位；以及所述所检索位的所述第二部分为所述数据块的更低有效的一个或一个以上位。
22.—种系统,其包括: 一个或一个以上电路，其包括存储器单元阵列，所述一个或一个以上电路可操作以:基于被指派给所述存储器单元阵列的一个或一个以上单元的敏感度系数来排列待写入到所述存储器单元阵列的数据位；以及 将所述所排列的数据位写入到所述存储器单元阵列。
23.根据权利要求20所述的系统，其中所述存储器单元阵列的单元的敏感度系数是通过比较在所述单元是起作用时所测量的性能度量的值与在所述单元是有故障时所测量的所述性能度量的值而确定。
24.—种系统,其包括: 一个或一个以上电路，其包括故障寄存器和M行XN列存储器单元块，其中: 所述存储器单元块被分区为R个敏感度区； 所述故障寄存器的每Ceiling(1og2R)个单元指示在所述存储器单元块的对应i个列中的错误的存在和/或位置； 所述故障寄存器的大小是可配置的且等于Ceiling(1og2R) Xceiling(M / i)； M可配置为大于1的任何整数； N可配置为大于1的任何整数； R可配置为大于1的任何整数； i可配置为1与M之间且包含1和M的任何整数。
【文档编号】G11C8/00GK103620686SQ201280032248
【公开日】2014年3月5日 申请日期:2012年2月6日 优先权日:2011年5月17日
【发明者】柯蒂斯·凌, 瓦季姆·斯莫利亚科夫, 蒂莫西·加拉格尔, 格伦·古拉克 申请人:麦利尔公司