存储器装置及其操作方法
【专利摘要】本发明公开了一种存储器装置及其操作方法。储存数据以及ECCs的非易失性存储器阵列包括错误校正逻辑；读取数据集通过执行迭代读取偏压而感测数据、在所感测数据中产生错误指示等的迭代；第一迭代使用第一读取偏压；如果在当前迭代中的指示小于一临界值，则输出在当前迭代中被选择的存储单元所感测的数据迭代；如果在当前迭代中的指示大于一临界值时，则使用移动读取偏压以再进行另一次迭代，然而相关于在一前次迭代，当前迭代的指示表现出错误增加时，在这种情况下，则输出先前迭代的所感测数据。双缓冲逻辑可有反向移动功能，可储存所二次迭代感测数据。
【专利说明】存储器装置及其操作方法
【技术领域】
[0001]本发明有关于包括错误校正码(ECC)逻辑的存储器装置和系统，尤其是一种具有受配置防止过度校正的错误校正的存储器装置及其操作方法。
[0002]本申请案主张受益于在2013/3/12提出申请的美国临时专利申请案号61/776，812，而所述案件全文便如同本文的参照。
【背景技术】
[0003]用于集成电路存储器的存储器技术被发展在越来越小的节点，且被部署在一单个集成电路上的越来越大的存储器阵列上。用于存储器存储单元的技术不断进步时，感测数据的边界能够变得更加紧密。而且，由于存储器存储单元和相邻存储器存储单元遭受高速且大量的存取，而导致出现干扰存储器存储单元状态之故，存储器存储单元保持数据值的能力将受限于上述更加紧密的边界。
[0004]由于这些技术限缩于尺寸和密度，为了探讨那些缘自更加紧密的感测边界和存储器存储单元干扰的议题，使用多个错误校正码(ECCs)与嵌入集成电路存储器的支持逻辑已变得更加广泛。
[0005]在某些系统中，存储器存储单元的阈值电压或其他感测的条件可随时间漂移，或随数据循环。解决读取漂移的技术和通过移动读取偏压的条件以匹配漂移的程序操作已经被提出。例如参考由Cohen和Polansky等人所提出的美国专利号6，992，932:“A4b/cell NROMlGb Data-Storage Memory, ”ISSCC2006，Sess1n7/Non_Volatile Memory/7.1,January2006o
[0006]虽有错误校正技术的领域，错误率仍可限制了现存存储器技术的可用性，并延后了新存储器技术的演进。因此，亟待提高可应用于存储器装置的错误校正技术。
【发明内容】
[0007]本发明提供了一种存储器装置以及操作一存储器的方法。所叙述的一种操作方法包括:通过进行迭代，从该存储器读取一数据集，其中一迭代包括在所选存储单元中使用一读取偏压而感测数据，以及在该所感测数据中产生一错误指示。如果在一迭代的错误指示小于一临界值，则迭代使用该迭代中从选择的存储单元所感测到的数据。如果在该迭代的错误指示大于一临界值，迭代则使用一移动读取偏压以执行另一次迭代。然而，如果在该迭代的错误指示相对于一前次迭代错误增加，则使用一 “反向移动“，因此前一迭代从所选择的存储单元所感测到的数据(即使用读取感测等于或接近于前一迭代读取偏压)能够被输出。因此，该读取偏压状态的过度校正可被补偿或预防。
[0008]操作一存储器装置的方法的一实施例，该实施例实施“反向移动“，包括:一种操作一存储器的方法，包括:通过执行迭代而从该存储器选择的存储单元读取一数据集，所述迭代包括使用一读取偏压而感测所选择存储单元中的数据，及在所感测数据中产生一错误指示。而在迭代中使用一读取偏压；然后如果在该一迭代中的该错误指示小于一临界值，则从迭代所选择存储单元中输出在该一迭代中所感测的该数据；以及如果在该一迭代中的该指示超过一临界值，则移动该读取偏压并执行另一迭代，又如果在该迭代中的该指示小于该临界值，则输出在该迭代中从选择存储单元中感测的数据；如果相对于第一迭代，在该第二迭代中的错误增加的情况，则从所选择存储单元中输出在该第一迭代中所感测的数据。
[0009]如果需要的话，所述方法可包括额外的迭代。
[0010]本发明的其他部分以及优点，可参考下文的图式、详细说明和随附权利要求范围而得知。
【专利附图】
【附图说明】
[0011]图1是包括反向移动逻辑的一存储器装置的一方块图。
[0012]图2是位计数对于阈值电压图，展示一存储器存储单元中阈值电压分布，其目的在于描述读取偏压移动技术。
[0013]图3展示如同参照图2的一读取偏压移动技术的一效能图。
[0014]图4是位计数对于阈值电压图，展示一存储器存储单元的阈值电压分布图，其目的即在于描述使用一反向移动的读取偏压的移动技术。
[0015]图5展不如同参照图4所不的一读取偏压移动技术,而无一反向移动的效能图。
[0016]图6是包括可用于实施一反向移动的双缓冲器逻辑的一逻辑图。
[0017]图7是用于实施反向移动而操作一存储装置的一方法的一流程图。
[0018]【符号说明】
[0019]100存储器装置
[0020]101输入/输出端
[0021]102控制端
[0022]112控制信号
[0023]103命令译码器
[0024]104行译码器(X-译码器)
[0025]105列选择器(y选择器)
[0026]190存储器阵列
[0027]106分页缓冲器
[0028]140错误校正码逻辑
[0029]130反向移动逻辑
[0030]110控制器
[0031]200第一较低阈值电压范围
[0032]201第二较高阈值电压范围
[0033]202位计数
[0034]210，211，212 移动
[0035]300较低的阈值电压范围
[0036]301较高的阈值电压范围
[0037]302 范围
[0038]310，311，312 移动
[0039]315反向移动
[0040]400，405，406，411 线
[0041]410位计数器逻辑
[0042]412 开关
[0043]413,414 缓存器
[0044]401乒乓(双缓冲)开关
[0045]402,403 缓冲器
[0046]404选择器
[0047]步骤500读取分页命令
【具体实施方式】
[0048]请参考图1-图7，详细描述本发明的实施例。
[0049]图1是包括一存储器阵列190的一存储器装置100的方块图，该存储器阵列190储存用于相应数据的多个错误校正码(ECCs)。
[0050]该存储器装置100包括一输入/输出端口 101和一控制端口 102。该控制端口 102包括接收与外部装置通讯的控制信号112的电路，该控制信号112包括像是芯片赋能信号、读取赋能信号、写入赋能信号、命令赋能信号、地址赋能信号和频率信号等等如此的控制信号。取决于在控制端口 102所接到的控制信号112的值，该输入/输出端口 101作为该存储器装置100的输入端口或输出端。输入/输出端口 101包括接收输入信号并传送输出信号的电路。输入信号可以包括命令信号、地址信号、以及输入数据信号。
[0051]一命令译码器103耦接于该输入/输出端口 101和控制端口 102，而控制端口 102侦测和导致用于操作存储器装置100的多个命令的执行，该多个命令包括多个读取命令和多个写入命令。呼叫多个写入命令，或在一些技术中该多个写入命令能够包括编程命令和擦除命令。该命令译码器103依次耦接于一行译码器(X-译码器)104和一列选择器(y选择器)105，以存取该存储器阵列190。在本实施例中，分页缓冲器106包括(或耦接于)感测放大器，该感测放大器支持分页读取和分页写入操作。透过列选择器105，所述分页缓冲器106被耦接于存储器阵列。通过输入/输出端口 101、通过该错误校正码逻辑140和通过"反向移动"逻辑130，分页缓冲器是依次可存取的。
[0052]使用与在该存储器阵列中的该数据相关联的ECCs，错误校正码(ECC)逻辑140可实行于侦测和校正在该对应数据中的错误。
[0053]一控制器110被耦接于该存储器阵列190、该ECC逻辑140、该反向移动逻辑以及在该装置中的其他元件。
[0054]控制器110能够包括被配置以执行该存储器的多个功能的一或多个状态机、缓存器档案以及其他逻辑电路，该多个功能包括读取功能和写入功能。控制器110能够使用一个或更多专用逻辑电路、可编程栅极阵列电路、具有相关的软件的一可编程处理器或这些电路类型的组合。在一些实施例中，例如透过与存储器控制器或一主处理器相关的硬件或软件，该控制器的部分功能，能够从存储器装置100之中脱离而被实施。
[0055]在此实施例中，ECC逻辑140被耦接于输入/输出端口 101。在写入操作期间，为在存储器阵列190中的一数据块寻址，ECC逻辑140计算欲储存的，与该数据块相关联的一ECC码。在一读取操作期间，在存储器阵列190中为一数据块寻址，而从该存储器阵列190中读取所寻址数据块和用于该块所储存的ECC码。该错误校正码逻辑140侦测该所寻址数据块是否包含任何错误，以及所侦测错误是否能够被校正。在一给定实施例中，该多错误数目(the number of errors)和该多个错误是否能够在该错误检查数据块中被校正取决于所应用的ECC码的类型。如果该错误可被校正，则将来自所述ECC逻辑140的校正后的数据，与来自该所寻址块的数据组合而作为输出。
[0056]在该存储器装置上的ECC逻辑140能够支持任何合适的ECC方案。代表性的ECC方案包括:汉明码、扩展汉明码、多维同位检查码、Reed-Solomon码、BCH(Bose-Chaudhur1-Hocquenghem)码、turbo码和低密度同位检查码。与一特定数据集相关联的错误校正码ECC的长度取决于三个因素:(I)ECC方案；(2)最大校正的位计数和
(3)一个分页的数据长度。该BCH码是能够校正多个多位错误的多个循环错误校正码的一类别。例如，为了提供在8KB数据的一分页中最大的校正的位数40位，BCH的ECC码的长度便是560位。又例如，为了提供在8KB数据的一分页中最大的校正的位数24位，BCH的ECC码的长度是336位。选择ECC方案取决于若干因素，该若干因素包括效能规格、可用于错误侦测和错误校正码的存储器空间总量、装置布局因素以及其他考虑。包括所描述于此的该技术的多个装置能够协同地包括错误校正码逻辑和反向移动逻辑130。在一些实施例中，所述反向移动逻辑130的应用亦可毋须ECC逻辑。
[0057]如在本说明书中所使用，一个位是在该存储器阵列中数字数据的基本单位。一个位能够具有仅仅两个可能的值:不是数字(I)就是数字零(O)。一个字节为在存储器阵列中数字数据的单位。一个字节可以包含多个位，比如8位。一个字符为在存储器阵列中数字数据的单位。一个字符可以包含多个字节，例如4或8个字节分别对应于32位或64位(如果一个字节具有8个位的话)。一个分页为相关联于一 ECC的基本数据集，而在一些实施例中，该分页响应单个读取命令而能够被储存在配置成读取的该存储器阵列之中。一个分页可以具有固定大小，比如2，112字节，其中每个字节具有8位。
[0058]反向移动逻辑130 (在某些实施例中能够包括一缓冲器)能够被认为是在控制器110内的一模块，或一单独的模块，以及反向移动逻辑130协同控制器110而支持读取操作和写入操作，该读取和该写入操作能够移动偏压状态，而该移动偏压状态是用于从阵列190传送数据到ECC逻辑140之前，存取在该阵列中的数据以减少多个错误。该装置将一错误侦测码与储存于阵列中的一些或所有的数据块相关联。当用于与ECC逻辑140相关联时，具有所相关联错误侦测码的多个数据块能够相同于具有一所相关联ECC的数据分页。其他相关于ECC分页的块组织亦可以实施。
[0059]反向移动逻辑130被配置成支持一迭代读取操作，其中在该操作中的多个迭代包括:使用一读取偏压而在所选择的存储单元中感测数据，并在所感测数据中产生一错误指示(an indicat1n of errors)。该错误指示能够使用错误侦测码而被产生。在该多个迭代期间，如果该错误指示在对应的块数据中，小于一临界错误数目，则如在目前迭代期间感测而来自该所选择的存储单元的数据被输出而提供至ECC逻辑140 (如果需要的话)，或提供至输入/输出端口 101。另外，如果在该目前迭代的该错误指示超过该临界值，则使用一移动读取偏压而进行另一次迭代，除非相对于一先前迭代，在该目前迭代中的该指示展示错误增加的情况。如果错误增加，则使用等于或接近于该第一读取偏压所感测所选择存储单元(比如从该紧接着的先前迭代而来的该数据)的数据被应用于输出。这能够被特性化为该读取偏压中的一“反向移动”。对于一特定读取操作而言，如果已执行一最大迭代次数，除非该逻辑指示错误增加，不然则从目前迭代所感测数据作为输出。例如，如果需要的话，该逻辑能够被配置成执行第一、第二和第三迭代。
[0060]通过取得在所给定值的一多位计数(a count of bits)中的特殊性并且比较该数目与一期望数目，该错误指示能够被产生。在其他实施例中，使用一码，该指示能够被产生以指示(不必太准确)一多错误数目(a number of errors),例如该码是基于字节同位的、基于一模块和的、基于一循环冗余检验码的、或其他技术的一核对和。该期望数目或核对和能够被储存在该阵列中、在装置上的一分离缓冲器中、或者也许在该控制器110以一方式可存取的分离芯片中。
[0061]该错误指示的实施能够根据设计规格而被选择，该设计规格涉及在该存储器阵列中可用于储存多个数目或多个核对和的空间总量、用于读取操作的指定速度、装置布局考虑、及其他因素。所想要的是，该错误指示是可用于确定一错误数目等于或小于通过该ECC系统而可校正的最大多错误数目，该ECC系统在该逻辑140中的该存储器而被实施。
[0062]有利的是，是一特定错误指示的对象的该数据块能够匹配或相同于一 ECC分页。因此，一给定ECC分页可以兼具与其相关联的一 ECC和一错误侦测码。而且，在这种情况下，由反向移动逻辑所应用的临界值能够对应于使用ECC技术而可校正的该错误数目，而该ECC技术应用是应用于该阵列。除非已达到最大重试数目，一反向移动能够应用在这配置中以使得在一特定读取操作期间，在所感测数据中所有的错误能够通过该错误校正码逻辑140而被校正，或至少很可能的是在该所感测数据中所有的错误能够被校正。如本文所说明的实施例，能够实施反向移动步骤，以便所需实施的时间量小于另一读取操作所需的时间量。
[0063]图2是位计数对于阈值电压的图表，该图表展示用于多个单位元存储器存储单元的阈值电压分布，其目的在于描述读取偏压移动技术。对于单个位存储器存储单元而言，该存储器被设计以当在该阵列中多个存储器存储单元的阈值电压落入两个不同的阈值电压范围中时侦测数据。一第一较低阈值电压范围200和一第二较高阈值电压范围201，通过在该较低范围内的最大值和该较高范围内的最小值之间的一读取边限，而被分开。有些存储器存储单元可能被不正确地编程或无法保持他们的阈值电压值。因此，该分布能够包括落在边限内的许多位(比如202)。
[0064]为了在一所选择的存储单元中读取数据，施加落于所述边限之内的一读取偏压，以致于多个个别存储单元的多个数据值能够被感测。该读取偏压包括施加到一字线的一栅极电压Vg、和适当偏压状态施加到位线和其他端。在本实施例中，该栅极电压Vg是一个能够用来调整一读取偏压状态的电压。
[0065]如所述较高范围201的阈值电压分布漂移，则较高范围201的最小值可以接近、或甚至低于该读取偏压。在图2中，该栅极电压Vg恰好被放置于该较高范围201的最小值之上以示意这个情况。
[0066]根据一读取偏压移动技术，使用该第一读取偏压的该错误数目能够被确定，而且如果该数目超过一临界值，则该读取偏压能够被移动(如210)以重试使用一经移的动读取偏压读取操作。例如，在每次移动中，该栅极电压能够被降低5毫伏特。在一替代实施例中，其中该感测操作被配置为感测该临界值是否位于一给定的偏压状态之下，则该栅极电压能够增大而非减少。为了简化描述，仅详细描述该读取偏压减少的实施例。
[0067]如果该错误数目低于该临界值，则如适当的那样所感测数据能够输出或提供给ECC逻辑。这程序能够以迭代方式(210、211、212)而被重复。在每次迭代中，能够确定该错误数目，并作出是否进行下一次迭代或输出所感测数据的决定。在图2所示的例子中，每次迭代210、211、212导致在额外存储单元的临界值以下移动该读取偏压，所述额外存储单元的临界值应是更适当地归类在该较高临界值范围内。在这种情况下，每一次迭代导致所侦测的该错误数目的降低。
[0068]图3展示如相关于图2所绘示的技术一样的一读取偏压移动技术的效能的一图表。在用于产生图3结果的测试中，通过一特定存储器区域而计数该失败位(FB)数目，而用于决定移动该读取偏压并进行另一次迭代的临界值数目为6。该图表的水平轴表示针对一给定读取操作，在失败位百分比(AFBW)中的变化。本图的目的在于计算在该失败位计数中的变化，而该变化AFB%通过取得在一第一数目和一第二数目之间的差值且然后将那差值除以该第一数目而被计算，该第一数目是无ECC且无读取偏压移动而发生的一失败位计数，以及该第二数目是施加读取偏压移动和ECC而发生的一失败位计数。
[0069]AFB%= (FB(MOVE/ECC OFF)-FB(MOVE/ECC ON))/FB(MOVE/ECC OFF)
[0070]该读取偏压移动操作被设计以增加Λ FB%。垂直轴代表用于一给定读取操作的累积机率，其中该累积机率意指在一给定读取操作中，该将是至少如在该水平轴上的相应值一样高的机率。
[0071]故如图所不，一第一移动(例如图2的移动210)将导致在一给定量的中一增加的机率，是绘示在轨迹220上。一第二移动将导致在一给定量的AFB%中一增加的机率，是绘示在轨迹221上。一第三移动将导致在一给定量的Λ FB%中一增加的机率，是绘示在轨迹222上。展示在图3的该图表的趋势展示每次移动的改进。
[0072]如同图2，图4即位计数对于阈值电压的一图表，该图表绘示在每个迭代中使用多个较大的读取偏压移动步骤的移动技术(比如每次移动7.5毫伏特)。该图表展示一较低的阈值电压范围300和一较高的阈值电压范围301。该读取偏压包括:恰好位于该较高阈值电压范围301的最小值以下的一栅极电压。该栅极电压的多个移动(310、311、312)的一序列在一尝试中被执行以减少失败位计数。然而，如图4所示，该第三移动312读取偏压穿越该较低临界值范围300的最大值。这将导致在该失败位计数(the number of failedbits)大量增加，该操作错误地读取位于较低临界值范围300中的某些存储器存储单元。在此，一反向移动315能够用于回复该程序。该反向移动315可以在该多个位的一些位之上移动读取偏压(例如它是在范围302中)，该读取偏压应该更适当地落在较高临界值范围内。然而，该最后移动造成该程序的瘫痪，相对于在该程序中的最后移动，一反向移动了改善结果。
[0073]图5是一类似图3的图表，该图表展示如相关于图4所绘示的技术一样的一读取偏压移动技术的效能。该图表的水平轴为ΛFB%，便如图3的例子一般。该图表的垂直轴为累积机率，如图3的例子一般。
[0074]故如图所不，一第一移动(例如图4的移动310)将导致在一给定量的—增加的机率，是绘示在轨迹320上。一第二移动将导致在一给定量的增加的机率，是绘示在轨迹321上。一第三移动将导致在一给定量的ΛFB%—增加的机率，是绘示在轨迹322上。在图5的图表中的趋势展示出该第一和该第二移动(320、321)的改进。然而，用该第三移动(322)重大的可能使AFB%下降。如图所示，相较于经该第二移动，经该第三移动之后，在30-40%的次数的失败位计数的改善是更糟，这展示了不会改善的重大可能性。因此，在本实施例中，该第三移动应通过一反向移动而被校正(图4的315)。
[0075]图6是反向移动逻辑(例如图1的逻辑130)的一个实施元件图，该反向移动逻辑能够用来与该控制器110和该存储器装置的其他元件作组合。在本实施例中，例如，在线400上传送来自分页缓冲器的阵列数据到一乒乓或双缓冲开关401，其中该分页或其他数据块在该读取偏压移动的一给定迭代中从该阵列传送到多个缓冲器402和403 (在图中标记为SRAM_X和SRAM_Y)的其中之一。该多个缓冲器402和403的输出被施加到一选择器404的多个输入，该选择器404用于将所感测数据从该多个缓冲器402和403中所选择的一缓冲器传送到输出线406。在一些实施例中，输出线406能够耦接于该ECC逻辑，或耦接于用于该数据的多个输入/输出缓冲器或另一目的地。
[0076]图6中的逻辑元件还将该阵列数据从线400传送到位计数器逻辑410。该位计数器逻辑410能够计算在所感测数据块中的该位计数，该位具有一特定数据值，而且该数目能够与上述的一期望的位计数进行比较。可选择地，其他类型的核对和逻辑迭代能够被应用以产生在目前迭代中所侦测的该错误数目的一指示。该位计数器逻辑410能够产生指示该失败位计数的数据，而该数据能够和一临界值M作比较。该比较的结果(例如在线411上的一讯号)能够被用于该控制器110，以决定在该读取偏压移动操作中，是否进行一下一次迭代。而且，该位计数器逻辑410的输出被供应给一开关412，其中用于该所感测数据块的该失败位计数FB被传送到该多个缓存器413和414的其中之一。该控制器110能够利用在多个缓存器413和414中的该数据和一反向移动状态以决定是否从该缓冲器402或该缓冲器403输出该数据。在一个实施例中，比较多个内容，并将该比较的结果用于在线405上产生用于控制该选择器404的一控制信号。在所示的实施例中，如果针对缓冲器403的该失败位计数小于或等于针对该缓冲器402的该失败位计数，则从该缓存器403而来的该数据能够在线406上被传送到，反之亦然。
[0077]图7为绘示多个步骤的一简化流程图，该多个步骤能够利用与图1的该反向移动逻辑130耦合的该控制器110而被实施。图7所示多个步骤的顺序是示意性的。然而，某些步骤能够依照有别于此处的一不同序列而被执行。然而在本实施例中，该程序开始于一读取分页命令500。该控制器实现了一字线设置序列:将用于所选择存储单元的字线电压设定为用于第一偏压状态的栅极电压Vg，并在序列(501)中设定一索引"η"为零。在下一步骤中，在将该感测数据以一乒乓方式传送到起始于SRAM_X的多个缓冲器(SRAM_X和SRAM_Y)的其中之一时，所述数据分页被感测且该失败位FB的计算被执行(502)。该逻辑接着确定该失败位计数是否小于一临界值(503)。如果该失败位数低于该临界值(或等于该临界值)，则该逻辑确定是否使用缓冲器SRAM_X或SRAM_Y的一目前缓冲器而而输出在缓冲器SRAM_X或SRAM_Y中的该数据块，其中该目前缓冲器在该第一迭代(η = O)中能够被设定到SRAM_X，而该目前缓冲器在多个随后的迭代中(n>0)能够是该目前迭代输出所储存(509)到的那个。该数据随后被传送到所述错误校正码逻辑，在所述错误校正码逻辑中一ECC操作被执行(508)在该数据中，以输出到它的目的地。
[0078]如果在方块503处的该失败位计数是高于该临界值M，则该逻辑确定一最大数目N的多个重试是否已被执行(504)。如果该最大数目的多个重试已被执行，则与在该多个缓存器(SRAM_X、SRAM_Y)中的该多个数据块对应的该失败位计数的值则被比较(505)。来自具有最低失败位计数的缓冲器的该数据被提供为输出(506和507)。为输出所选择的该数据则传送到所述错误校正码逻辑，在所述错误校正码逻辑中一 ECC操作被执行(508)在该数据中，以输出到它的目的地。
[0079]如果在步骤504处，还没有遭遇该最大数目的多个重试，则执行该读取偏压移动(510)。该读取偏压移动能够通过降低该栅极电压而被实现。如适合于一特定实施的，该栅极电压通过在比如5mv或7.5mv的值中的一预定级距而被降低。所述值的级距对于每一次迭代能够是恒定的，或能够随需要而变化以提高该序列的效能。再者，该读取偏压移动涉及递增用以确认该多重试数目(the number of retries)的该索引"η"。
[0080]使用双缓冲逻辑导致一"反向移动"，其中相较于目前迭代，该读取偏压移动操作的先前迭代导致一较低的失败位计数。双缓冲能够用来代替执行使用另一移动读取偏压状态的另一读取，其中使用一读取偏压所感测的该数据被输出，该读取偏压等于或接近于该第一读取偏压(迭代η = O时)，以改善该存储器的错误率效能。在此缓冲方法中，一反向移动不需要感测数据的另一迭代，而输出效能能够被提升。在另一个可选方案中，在将该读取偏压反向移动时，感测迭代和失败位计数的另一迭代能够被执行。
[0081]这里所描述的技术实施例参考一单一位存储器存储单元而被提供。在其他实施例中，所述多个存储器存储单元能够每个存储单元储存多个位。例如，在每个存储单元多个位的实施例中，用于该读取偏压移动操作的该读取偏压状态能够对应于在最低临界值范围与下一较高的临界值范围之间的差异，或者在最高临界值范围与下一较低临界值范围之间的差异。如有需要，该程序能够在一多位存储单元中，对每一临界值范围而执行。
[0082]虽然通过参考以上详述的优选实施例和实施例得以揭露本发明，可以理解的是，这些例子只用于示意而非局限之用。可以理解的是，熟悉本领域人士仍可作修改和组合，而修改和组合将不脱离本发明的本质及随附权利要求范围之中。
【权利要求】
1.一种操作一存储器的方法，包括: 通过执行迭代而从该存储器读取一数据集，所述迭代包括使用一读取偏压而感测在所选择存储单元中的数据，及在所感测数据中产生一错误指示，而在所述迭代中的一第一迭代使用一第一读取偏压；然后 如果在该第一迭代中的该指示小于一临界值，则从迭代所述所选择存储单元中输出在该第一迭代中所感测的该数据；以及 如果在该第一迭代中的该指示超过该临界值，则移动该读取偏压并执行一第二迭代，又如果在该第二迭代中的该指示小于该临界值，则从所述所选择存储单元中输出在该第二迭代中所感测的该数据； 如果相对于该第一迭代，在该第二迭代中的该指示展示一错误增加，则从所述所选择存储单元中输出在该第一迭代中所感测的数据。
2.根据权利要求1所述的方法，包括从所述所选择存储单元将所输出数据提供到用于错误校正的错误校正逻辑，及该临界值为通过该错误校正逻辑所可校正的一错误数目。
3.根据权利要求1所述的方法，如果在该第二迭代中的该指示超过该临界值，则移动该读取偏压并执行一第三迭代， 又如果在该第三迭代中的该指示小于该临界值，则从所述所选择存储单元中输出在该第三迭代中所感测的该数据； 如果相对于该第二迭代而在该 第三迭代中的该指示展示一错误增加，则从所述所选择存储单元中输出在该第二迭代中所感测的数据。
4.根据权利要求1所述的方法，其中该指示是在一第一数目及一第二数目之间的差异，该第一数目是在该数据集中具有一特定值的一期望位计数，且该第二数目是在该所感测数据中具有该特定值的一位计数。
5.根据权利要求1所述的方法，包括储存用于该数据集的一核对和，该核对和指示在该数据集中具有一特定值的的一位计数，而且其中所述在该所感测数据中产生一错误指示包括:使用该所感测数据而产生一核对和，以及比较所储存核对和与所产生核对和。
6.根据权利要求1所述的方法，包括使用一缓冲器以储存在该第一迭代中所感测的该数据，其中从所述所选择存储单元中输出在该第一迭代所感测的数据包括使用迭代在该缓冲器中所储存的一数据集。
7.根据权利要求1所述的方法，其中该存储器包括具有阈值电压的一存储器存储单元阵列，所述阈值电压指示所储存数据值，该读取偏压包括一字线电压，且所移动读取偏压包括一所改变字线电压。
8.根据权利要求7所述的方法，其中该存储器存储单元阵列包括具有由捕获电荷所决定的阈值电压的电荷捕获存储器存储单元。
9.一种存储器装置，包括: 储存数据的一存储器阵列；以及 用以通过执行迭代而从该存储器阵列读取一数据集的逻辑，所述迭代包括使用一读取偏压而感测在所选择存储单元中的数据，及在所感测数据中产生一错误指示，在所述迭代中的一第一迭代使用一第一读取偏压；然后 如果在该第一迭代中的该指示小于一临界值，则从迭代所述所选择存储单元中输出在该第一迭代中所感测的该数据；以及 如果在该第一迭代中的该指示超过该临界值，则移动该读取偏压并执行一第二迭代，又如果在该第二迭代中的该指示小于该临界值，则从所述所选择存储单元中输出在该第二迭代中所感测的该数据； 如果相对于该第一迭代，在该第二迭代中的该指示展示一错误增加，则从所述所选择存储单元中输出在该第一迭代中所感测的数据。
10.根据权利要求9所述的存储器装置，包括错误校正逻辑，以及用以从所述所选择存储单元将所输出数据提供到用于错误校正的错误校正逻辑的逻辑，该临界值为通过该错误校正逻辑所可校正的一错误数目。
11.根据权利要求9所述的存储器装置，该逻辑包括: 如果在该第二迭代中的该指示超过该临界值，则移动该读取偏压并执行一第三迭代，又如果在该第三迭代中的该指示小于该临界值，则从所述所选择存储单元中输出在该第三迭代中所感测的数据； 如果相对于该第二迭代而在该第三迭代中的该指示展示一错误增加，则从所述所选择存储单元中输出在该第二迭代中所感测的数据。
12.根据权利要求9所述的存储器装置，其中该指示是在一第一数目及一第二数目之间的差异，该第一数目是在该数据集中具有一特定值的一期望位计数，且该第二数目是在该所感测数据中具有 该特定值的一位计数。
13.根据权利要求9所述的存储器装置，包括用以在该存储器阵列中用于数据集的核对和的一储存，用于一数据集的所述核对和指示在该数据集中具有一特定值的的一位计数，而且其中在该所感测数据中产生一错误指示的所述逻辑包括:一逻辑，其使用该所感测数据而产生一核对和，且比较所储存核对和与所产生核对和。
14.根据权利要求9所述的存储器装置，包括使用一缓冲器以储存在该第一迭代中所感测的该数据，其中从所述所选择存储单元中输出在该第一迭代所感测的该数据包括使用迭代在该缓冲器中所储存的一数据集。
15.根据权利要求9所述的存储器装置，其中该存储器阵列包括具有阈值电压的一存储器存储单元阵列，所述阈值电压指示所储存数据值，该读取偏压包括一字线电压，且所移动读取偏压包括一所改变字线电压。
16.根据权利要求15所述的存储器装置，其中该阵列的存储器存储单元包括具有由捕获电荷所决定的阈值电压的电荷捕获存储器存储单兀。
17.一种存储器装置，包括: 储存数据及错误校正码(ECCs)的一非易失性存储器阵列； 错误校正逻辑；以及 用以通过执行迭代而从该存储器阵列读取一数据集的逻辑，所述迭代包括使用一读取偏压而感测在所选择存储单元中的数据，及在所感测数据中产生一错误指示，而在所述迭代中的一第一迭代使用一第一读取偏压；然后 如果在一目前迭代中的该指示小于使用该ECCs而可校正的一临界位计数，则从迭代所述所选择存储单元中输出在该目前迭代中所感测的该数据； 如果在该目前迭代中的该指示超过该临界值，除非相对于一先前迭代而在该目前迭代中的该指示展示一错误增加的情况，则移动该读取偏压并执行另一迭代，而在所述情况中，则从迭代所述所选择存储单元中输出在一先前迭代中所感测的数据。 用以在一目前迭代和一先前迭代的期间储存所感测数据的双缓冲逻辑；以及 用以从该双缓冲逻辑将该所感测数据提供到用于错误校正的错误校正逻辑的逻辑。
18.根据权利要求17所述的存储器装置，其中该存储器阵列包括具有阈值电压的一存储器存储单元阵列，所述阈值电压指示所储存数据值，该读取偏压包括一字线电压，且所移动读取偏压包括一所改变字线电压。
19.根据权利要求17所述的存储器装置，其中该存储器存储单元阵列包括具有由捕获电荷所决定的阈值电压的电荷捕获存储器存储单元。
20.一种操作一存储器的方法，包括: 通过执行迭代而从该存储器读取一数据集，所述迭代包括使用一读取偏压而感测在所选择存储单元中的数据，及在所感测数据中产生一错误指示，而在所述迭代中的一第一迭代使用一第一读取偏压；然后 如果在一目前迭代中的该指示小于一临界值，则从迭代所述所选择存储单元中输出在该目前迭代中所感测的该数据；以及 如果在该目前迭代中的该指示超过该临界值，除非相对于一先前迭代而在该目前迭代中的该指示展示一错误增加的情况，则移动该读取偏压并执行另一迭代，而在所述情况中，则使用等于或较接近于该第一读取偏压的一读取偏压而从所述所选择存储单元中输出所感测的数据。
【文档编号】G11C29/52GK104051020SQ201310242984
【公开日】2014年9月17日 申请日期:2013年6月18日 优先权日:2013年3月12日
【发明者】薛文凤, 林明昭 申请人:旺宏电子股份有限公司