Nand存储器装置列充电的制作方法
【专利摘要】本发明涉及NAND存储器装置列充电。NAND快闪存储器装置及方法的实施例认识到可通过在阵列的相邻列上维持源电压来减小有效列耦合电容。在阵列操作(读取、写入及编程)之前将所述列维持在经充电状态会减小电流浪涌并改善数据读取定时。装置及方法在预充电时且在阵列存取操作之后对所述阵列列进行充电。
【专利说明】NAND存储器装置列充电
[0001]分案申请
[0002]本发明专利申请是申请日为2007年2月27日，申请号为200780013592.9，发明名称为“NAND存储器装置列充电”的发明专利申请案的分案申请。
[0003]相关申请交叉参考案
[0004]本发明请求对2006年3月I日提出申请的第11/276，480号美国专利申请案的优先权利益，所述美国专利申请案以引用的方式并入本文中。
【技术领域】
[0005]本发明涉及非易失性存储器装置，且更特定来说涉及NAND快闪存储器装置。
【背景技术】
[0006]快闪存储器为非易失性，意指其以不需要功率来将信息维持在芯片中的方式将所述信息存储在半导体上。快闪存储器将信息存储在晶体管阵列中，称作“单元”，所述单元中的每一者存储一个或一个以上位的信息。所述存储器单元是基于浮动栅极雪崩注入金属氧化物半导体(FAM0S晶体管)，其实质上是具有悬置于栅极与源极/漏极端子之间的额外导体的互补金属氧化物半导体(CMOS)场效晶体管(FET)。在以下两个基本阵列架构中制造当前快闪存储器装置:N0R快闪及NAND快闪。所述名称是指在存储单元阵列中使用的逻辑的类型。
[0007]快闪单元类似于标准MOSFET晶体管，不同之处是其具有两个栅极而不是仅一个栅极。一个栅极是像其它MOS晶体管中的控制栅极(CG)，但第二个是周围完全由氧化物层绝缘的浮动栅极(FG)。由于所述FG由其绝缘氧化物层隔离，因此置于其上的任何电子被捕集在那里且因此存储信息。
[0008]当电子被捕集在所述FG上时，其修改(部分地抵消)来自CG的电场，此修改所述单元的阈值电压(Vt)。因此，当通过将特定电压置于所述CG上来“读取”所述单元时，电流将在所述单元的源极与漏极连接之间流动或不流动，此取决于所述单元的VU可感测电流的此存在或缺少且将其转换为I及O,从而重制所存储的数据。
[0009]通常将存储器装置的存储器单元布置成具有行及列的阵列。一般来说，所述行经由字线导体耦合，而所述列经由位线导体耦合。在数据读取功能期间，将所述位线导体预充电到所选择的电压电平。随着NAND存储器装置的群体增加，会经历关于存储器单元到存储器单元耦合、列到列耦合、电流消耗、操作性能及数据精确性的所有问题。
[0010]由于所属【技术领域】中的技术人员在阅读并了解本说明书之后将明了下文所陈述的原因，需要改善NAND存储器读取操作的性能。
【发明内容】
【专利附图】
【附图说明】
[0011]图1是根据本发明的实施例的存储器装置的框图；
[0012]图2图解说明现有技术NAND快闪存储器阵列的简化部分；
[0013]图3是现有技术NAND存储器操作的简化定时图；
[0014]图4是根据本发明的实施例的NAND存储器的简化定时图；及
[0015]图5图解说明图1的存储器的阵列位线。
【具体实施方式】
[0016]在本发明的以下详细说明中，参照形成本发明的一部分且其中以图解说明的方式显示其中可实践本发明的不同实施例的附图。充分详细地说明这些实施例以使所属【技术领域】中的技术人员能够实践本发明。所属【技术领域】中的技术人员可利用其它实施例且可在不背离本发明的范围的前提下做出结构、逻辑及电气方面的改变。
[0017]如所属【技术领域】中的技术人员所认识，通常将本文中所说明类型的存储器装置制作为包含各种半导体装置的集成电路。所述集成电路由衬底支撑。通常在每一衬底上重复多次集成电路。所述衬底进一步经处理以将所述集成电路分离为小块，如所属【技术领域】中的技术人员所熟知。提供所述图式以帮助促进对详细说明的理解，且所述图式并非既定比例精确且已被简化。本文中所使用的术语导体既定包括导体及半导体，包括但不限于金属、金属合金、经掺杂硅及多晶硅。因此，不应将以下详细说明视为具有限定性意义，且本发明的范围仅由随附权利要求书及归属于所述权利要求书的等效物的完全范围界定。
[0018]图1是根据本发明的实施例的集成电路存储器装置100的简化框图。存储器装置100包括非易失性浮动栅极存储器单元阵列102、地址电路104、控制电路110及输入/输出(I/o)电路114。所述存储器单元还称为快闪存储器单元，因为通常在“快闪”操作中同时擦除存储器单元块。
[0019]可将存储器装置100耦合到处理器120或其它存储器控制器以存取存储器阵列102。耦合到处理器120的存储器装置100形成电子系统的部分。电子系统的某些实例包括个人计算机、外围装置、无线装置、数字摄像机、个人数字助理(PDA)及音频记录器。
[0020]存储器装置100经由控制线122从处理器120接收控制信号以经由控制电路110控制对存储器阵列102的存取。响应于经由地址线124接收的地址信号将对存储器阵列102的存取引导到一个或一个以上目标存储器单元。一旦响应于所述控制信号及所述地址信号而存取所述阵列，那么可经由数据DQ线126将数据写入存储器单元或从所述存储器单元读取数据。
[0021]通常将控制电路110图解说明为包括用以执行多个存储器阵列及外围操作的电路的电路块。将了解，所述存储器装置的控制电路并非分立电路，但包含分布于整个存储器中的电路。一个实施例中的控制电路包括用以对存储器阵列执行读取、擦除及写入操作的电路。
[0022]电压调节器130提供用于存储器装置的一个或一个以上经调节电压。所述电压调节器可提供正或负电压。在一个实施例中，所述调节器提供预定电压以对阵列的导体(例如，下文所解释的列位线)进行充电。
[0023]所属【技术领域】中的技术人员将了解，可提供额外电路及控制信号，且已简化图1的存储器装置以帮助聚焦于本发明。将了解，对存储器装置的以上说明既定提供对存储器的一般了解且并非对典型存储器装置的所有元件及特征的完全性说明。
[0024]图2图解说明现有技术NAND快闪存储器阵列的简化部分。NAND快闪使用隧道注入来进行写入且使用隧道释放来进行擦除。所述NAND存储器包括耦合到源极线224、字线226及位线230的浮动栅极存储器单元220。所述单元串联耦合在所述位线与源极线之间。一个或一个以上位线选择晶体管240用于选择性地将所述单元与所述位线及源极线隔离。
[0025]在读取操作中，可将目标(所选择的)存储器单元的字线维持在低电压电平。可将所有未经选择的单元字线耦合到高到足以启动所述未经选择的单元而不管其浮动栅极电荷如何的电压。如果所述所选择的单元具有未经充电的浮动栅极，那么将其启动。然后，穿过所述系列存储器单元将所述位线与源极线耦合。如果所述所选择的单元具有经充电的浮动栅极，那么不将其启动。因此，不穿过所述系列存储器单元将所述位线与源极线耦合。
[0026]由于所述存储器单元的紧密接近性，因此位线耦合在读取/感测操作期间可成为问题。也就是说，相邻位线的长度及紧密的间隔导致位线上的电压噪声。特别关注的是写入检验操作期间的位线耦合。如所属【技术领域】中的技术人员已知，写入操作通常包括一个或一个以上编程步骤及一个或一个以上读取/检验步骤。
[0027]为解决所述位线耦合问题，现有技术NAND快闪存储器将字线(行)分为两个逻辑页。所述页交织，使得阵列的交替位线属于不同的页。在操作期间，一个页可活动，而其它页可不活动。所述不活动页的位线在编程操作期间耦合到高电位(例如Vcc)。因此，Vcc偏置位线防止耦合到共用字线的存储器单元被编程。
[0028]在现有技术NAND存储器装置中，在读取存储器页之前，将所述不活动页的列或位线放电到接地电位且将所述活动页的列预充电到高电位(例如Vcc)。所述接地的列提供一些保护以避免列串扰。可在约25微秒中读取单级现有技术NAND存储器，而可花费超过50微秒来读取多级NAND存储器。
[0029]由于结合NAND存储器的操作规范的当前存储器装置的群体增加，以上NAND存储器设计已经历数个问题。预充电操作可导致电流浪涌。举例来说，具有32，000列的NAND存储器其一半阵列列(每一列3-5微微法)可具有50到75毫微法(nF)的电容。为在1微秒中将75nF充电到一伏需要平均75毫安。由于峰值电流限制，现有技术NAND存储器装置精于列预充电操作。因此，总的读取/检验操作可显著慢于所需要的速度。除较慢的性能以外，多级NAND单元对由预充电操作所引起的内部电压调节器浪涌敏感。
[0030]现有NAND存储器装置的列之间的耦合电容较大。本发明的实施例认识到可通过在相邻列上维持源电压来减小有效列耦合电容。此外，在阵列操作(读取、写入及编程)之前将所述列维持在经充电状态会减小电流浪涌并改善数据读取定时。
[0031]在操作中，在给所述装置加电之后，可将NAND存储器列充电到正电压，例如Vcc。因此，在第一阵列操作之前对所述列进行充电。在执行所述阵列操作之后，针对后续阵列操作预先对所述列再充电。
[0032]参照图3及4，比较现有技术NAND存储器功能与本发明的实施例。在图3中，现有技术NAND存储器装置包括布置在可存取的页1及2中的位线。给所述存储器加电且将所述页位线耦合到接地电位(未经充电)。在对页1的阵列存取操作期间，选择性地预充电页1的列位线。页2位线保持不充电。也就是说，当对页1执行读取或检验操作时，首先预充电对应于所选择的存储器页的列位线，而对应于未经选择的存储器页的相邻列位线保持不充电。在预充电所述位线之后，使用字线(行)存取页I且感测所述位线电压，如上文所说明。在所述感测操作之后，将页I的位线放电以移除任何剩余电荷。
[0033]在图4中，实施例的NAND存储器装置还包括两个页，页I及页2。在操作期间，给所述存储器加电且将页I及2的所有列位线耦合到预定或选择第一正电压(Vref)以预充电所述位线。所述电压电平相依于存储器装置规格及制作，因此本发明并不限于特定电压或电压范围。由于在加电时对所述位线进行充电，因此在存取操作期间对页I执行读取或检验操作使用字线(行)并感测所述位线电压来进行到经存取的存储器单元。在页I的存取期间页2的位线保持充电。在页I上的感测操作之后，将所述位线再充电以将所述列置于经充电状态。
[0034]参照图5，说明图1的简化阵列。在一个实施例中，NAND快闪存储器包括布置成可存取行及列的存储器单元阵列，其中每一列存储器单元耦合到位线(BLO-BLm)。电压调节器电路130(图1)提供预定或选择电压且控制电路110对列(例如，存储器单元阵列的BL2)执行读取操作。当使用字线WLO-WLn存取时，所述阵列被图解说明为具有指派到不同可存取页的替代列。在所图解说明的阵列中将偶数位线指派给页1，而将奇数位线指派给页2。
[0035]所述读取操作包含感测与正被读取的列相关联的位线的电压电平，及在感测所述位线的电压电平之后将所述位线充电到由电压调节器电路130提供的预定电压。所述控制电路及电压调节器电路可在所述存储器装置的加电操作期间将所述位线充电到所述预定电压。在另一实施例中，所述控制电路在感测BL2的电压电平的同时在第一及第二相邻位线BLl及BL3(其)上维持充电，所述位线位于邻近于并在与正被读取的列相关联的位线BL2的相对横向侧上。所述阵列的每一存储器单元可存储一个数据位，或使用存储器单元的多个电压电平存储多个位的数据。
[0036]在另一实施例中，操作NAND快闪存储器装置的方法包括响应于外部供应的功率来给所述存储器装置加电。在加电之后，将所述存储器阵列的第一及第二数据页的所有列位线BLO-BLm充电到预定正电压电平。当将所述第二数据页的所有列位线充电到所述预定正电压电平时，对所述第一数据页执行读取操作。所述读取操作包括通过启动所述第一数据页的字线导体(例如，WL0)来存取一行存储器单元，及在存取所述行之后感测所述第一数据页的列位线的电压电位。在感测所述第一数据页的列位线的电压电位之后，将所述第一数据页的所有列位线再充电到所述预定正电压电平。
【权利要求】
1.一种操作存储器阵列的方法，其中所述存储器阵列包括多个位线，且其中所述位线中的每一者能够选择性地耦合至各自的存储器单元串，所述方法包括: 对所述位线中的邻近位线进行充电，以作为在所述阵列的操作之前给所述存储器阵列加电的一部分；及 在所述位线中的未经选择的位线保持充电时，执行所述阵列的所述操作。
2.如权利要求1所述的方法，其中对所述位线中的邻近位线进行充电，以作为在所述阵列的操作之前给所述存储器阵列加电的一部分包括在给包含所述阵列的设备加电之后立即对所述位线中的所述邻近位线进行充电。
3.如权利要求1所述的方法，其中对所述位线中的邻近位线进行充电，以作为在所述阵列的操作之前给所述存储器阵列加电的一部分包括在给包含所述阵列的设备加电时，对所述位线中的所述邻近位线进行充电。
4.如权利要求1所述的方法，其中对所述位线中的邻近位线进行充电，以作为在所述阵列的操作之前给所述存储器阵列加电的一部分包括在给包含所述阵列的设备加电期间，对所述位线中的所述邻近位线进行充电。
5.如权利要求1所述的方法，其中对所述位线中的邻近位线进行充电，以作为在所述阵列的操作之前给所述存储器阵列加电的一部分包括在给包含所述阵列的设备加电后，对所述位线中的所述邻近位线进行充电。
6.如权利要求1所述的方法，其中对所述位线中的邻近位线进行充电包括将所述位线中的邻近位线充电到正电压。
7.如权利要求1所述的方法，其中所述操作包括读取操作。
8.如权利要求1所述的方法，其中所述操作包括检验操作。
9.如权利要求1所述的方法，其中所述操作包括写入操作。
10.如权利要求1所述的方法，其中所述操作包括编程操作。
11.如权利要求1所述的方法，其中所述操作包括擦除操作。
12.如权利要求1所述的方法，其中执行所述操作包括在所述位线中的经选择的位线上执行感测操作，其中所述位线中的所述未经选择的位线保持充电。
13.一种操作存储器阵列的方法，其中所述存储器阵列包括多个位线，且其中所述位线中的每一者能够选择性地耦合至各自的存储器单元串，所述方法包括: 在所述阵列的操作之前，对所述位线中的邻近位线进行充电； 在所述位线中的经选择的位线上执行感测操作；及 在感测所述位线中的所述经选择的位线时，将所述位线中的未经选择的位线保持在充电状态，直到所述阵列的后续操作为止。
14.如权利要求13所述的方法，其进一步包括在执行所述感测操作之后，对所述经选择的位线进行充电。
15.如权利要求13所述的方法，其中所述操作包括读取操作。
16.如权利要求13所述的方法，其中所述操作包括检验操作。
17.如权利要求13所述的方法，其中所述位线中的所述未经选择的位线中的每一者分别邻近于所述经选择的位线中的一者。
18.如权利要求13所述的方法，其中所述位线中的所述经选择的位线对应于数据的第一活动页，且所述位线中的所述未经选择的位线对应于数据的第二非活动页。
19.如权利要求13所述的方法，其进一步包括在执行所述操作之后，对所述位线中的经放电的位线重新进行充电。
20.如权利要求13所述的方法，其中在所述阵列的操作之前，对所述位线中的邻近位线进行充电包括在所述阵列的第一操作之前，对所述位线中的邻近位线进行充电。
21.如权利要求13所述的方法，其中对所述位线中的邻近位线进行充电包括将所述位线中的邻近位线充电到供应电压。
22.—种操作存储器阵列的方法，其中所述存储器阵列包括多个位线，且其中所述位线中的每一者能够选择性地耦合至各自的存储器单元串，所述方法包括: 在所述阵列的操作之前，将所述位线中的邻近位线保持在充电状态； 在保持所述位线中的未经选择的位线的所述充电状态时，使用所述位线中的经选择的位线执行所述阵列的所述操作；及 在执行所述操作之后，且在所述阵列的后续操作之前，将所述位线中的所述经选择的位线重新充电到所述充电状态。
23.一种操作存储器阵列的方法，其中所述存储器阵列包括多个位线，且其中所述位线中的每一者能够选择性地耦合至各自的存储器单元串，所述方法包括: 在所述阵列的操作之前，维持所述位线中的邻近位线的源电压； 在维持所述位线中的未经选择的位线的所述源电压时，使用所述位线中的经选择的位线执行所述阵列的所述操作；及 在执行所述操作之后，且在所述阵列的后续操作之前，向所述位线中的所述经选择的位线重新施加所述源电压。
【文档编号】G11C7/02GK104409089SQ201410658718
【公开日】2015年3月11日 申请日期:2007年2月27日 优先权日:2006年3月1日
【发明者】弗朗姬·F·鲁帕尔瓦尔 申请人:美光科技公司