半导体器件及其操作方法与流程

本申请要求2014年11月24日提交的申请号为10-2014-0164334的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各种实施例涉及一种半导体器件以及操作该半导体器件的方法，并且特别地，涉及一种半导体器件的编程操作。

背景技术：

半导体器件包括用于存储数据的存储器单元。非易失性存储器件的存储器单元即使在没有恒定电源时也可以存储数据。相应地，存储器单元的可靠性对半导体器件的整体可靠性具有巨大影响。

然而，随着半导体器件的循环数(即，编程-擦除循环)的增加，存储器单元物理上发生退化。当循环数达到特定数目时，半导体器件迅速退化并且半导体器件的可靠性急剧降低。

技术实现要素：

本发明的各种实施例涉及一种能够通过根据存储块的退化程度来改变编程操作条件从而改进半导体器件可靠性的半导体器件，以及一种对其进行操作的方法。

本发明的一个方面提供一种操作半导体器件的方法，包括：确定所选择的存储块的退化程度；当确定所选择的存储块尚未退化时则利用第一编程操作条件对所选择的存储块执行编程操作，并且当确定所选择的存储块为退化时则利用第二编程操作条件对所选择的存储块执行编程操作；并且对所选择的存储块的编程操作时间进行更新。

本发明的另一个方面提供一种半导体器件，包括：多个存储块；适于对存储块中所选择的存储块执行编程操作的外围电路；以及控制电路，其适于：确定存储块中所选择的存储块的退化程度、基于所确定的结果设置第一编程操作条件或第二编程操作条件，并且基于所设置的编程操作条件来控制外围电路对所选择的存储块执行编程操作。

本发明的另一方面提供一种半导体器件，包括：多个存储块；以及适于对存储块中所选择的存储块执行编程操作的外围电路。这里，当基于编程操作时间确定所选择的存 储块为退化时调整所选择的存储块的编程操作条件。

附图说明

通过参照以下附图对本发明的实施例进行描述，本发明的上述以及其他特征和优势对于本领域的技术人员来说将变得更为明显，其中：

图1是描述了根据本发明实施例的半导体器件的框图；

图2是图1所示存储块的详细示图；

图3是描述存储器单元由于循环数的增加而退化的示图；

图4为描述编程操作时间相对于循环数的示图；

图5为用于描述根据本发明实施例的操作方法的流程图；

图6为描述了包括根据本发明实施例的半导体器件的驱动设备的框图；

图7为描述了包括根据本发明实施例的半导体器件的存储系统的框图；以及

图8为描述了包括根据本发明实施例的半导体器件的计算系统的框图。

具体实施方式

以下将充分详细地描述本发明的示例性实施例。然而，本发明可以实施为不同的形式并且不应当被诠释为限于这里所列举的实施例。现在参照附图对本发明的示例性实施例进行详细描述，从而使得本领域的技术人员可以实施并且实践本发明。

还应当注意到，在本说明书中，“连接/耦接”表示一个部件不仅与另一个部件直接耦接而且还可以经由中间部件与另一个部件间接耦接。此外，除非特别提及，单数形式可以包括复数形式。容易理解的是在本公开中的“在…上”和“在…之上”的含义应当以最为广义的方式进行解释，即“在…上”不仅意味着“直接在…上”而且还意味着在其间具有中间特征或层的情况下“在某物上”，并且“在…之上”不仅意味着直接位于某物上面还意味着在其间具有中间特征或是层的情况下在某物上面。当提到第一层在第二层“上”或是在衬底“上”，其不仅指的是第一层直接形成在第二层或衬底上，还指的是在第一层和第二层或衬底之间存在第三层。

图1是描述了根据本发明实施例的半导体器件1100的框图。

参照图1，器件1100可以包括在其中存储数据的存储器单元阵列110，用于对存储 器单元阵列110执行编程、读取以及擦除操作的外围电路120，以及用于控制该外围电路120的控制电路130。

存储器单元阵列110可以包括多个存储块。特别地，存储块可以具有二维结构或是三维结构。例如，具有二维结构的存储块可以包括在垂直于半导体衬底的方向上布置的多个单元串，以及具有三维结构的存储块可以包括在相对于半导体衬底而言垂直的方向上布置的多个单元串。单元串中的每一个可以包括串行连接在位线BL与公共源极线之间的漏极选择晶体管、存储器单元以及源极选择晶体管。

外围电路120可以包括电压生成电路21、行解码器22、页缓存器单元23、列解码器24以及输入和输出电路25。

电压生成电路21可以响应于操作命令信号OP_CMD而生成具有各种电平的操作电压。操作命令信号OP_CMD可以包括编程命令信号、读取命令信号以及擦除命令信号。例如，电压生成电路21可以生成擦除电压Vera、编程电压Vpgm、读取电压Vread以及通过电压Vpass，以及生成具有各种其他电平的电压。

行解码器22可以响应于行地址RADD从包括在存储器单元阵列110中的存储块中选择一个，并且将操作电压传送到连接到所选择的存储块的字线WL、漏极选择线DSL以及源极选择线SSL。

页缓存器单元23可以通过位线BL连接到存储块，在编程、读取以及擦除操作下与所选择的存储块进行数据交换，并且临时存储将被交换的数据。页缓存器单元23包括对应于各个列的多个页缓存器。页缓存器单元23可以响应于页缓存器控制信号PBSIGNALS进行操作。

列解码器24可以选择对应于列地址CADD的列。

输入和输出电路25可以将自外部传送的命令信号CMD和地址ADD传送到控制电路130，将自外部传送的数据DATA传送到列解码器24，并且将自列解码器24传送的数据DATA输出到外部或是将数据DTTA传送到控制电路130。

控制电路130可以响应于命令信号CMD和地址ADD控制外围电路120。例如，控制电路130可以响应于命令信号CMD和地址ADD来控制外围电路120以执行编程、读取以及擦除操作。编程操作可以以步增脉冲编程(ISPP)的方式来执行，其中编程电压分阶段按步进电压(step voltage)增加。特别地，在编程操作中，控制电路130可以检查所选择的存储块的退化程度，并且控制外围电路120从而通过根据退化程度改变编程操作条件来执行编程操作。例如，控制电路130可以对所选择的存储块的先前编程操作 时间和正常编程操作时间进行比较，并且确定所选择的存储块的退化程度。当所选择的存储块的先前编程操作时间变得比所选择的存储块的正常编程操作时间短时，控制电路130可以确定所选择的存储块为退化的，并且控制外围电路120通过改变编程操作条件来执行所选择的存储块的编程操作。可以通过归类包括在正常状态下的操作条件信息的第一参数和包括在退化状态下的操作条件信息的第二参数来存储编程操作条件。第一参数和第二参数可以包括开始编程电压、步进电压、编程通过电压、编程脉冲最大数目等。当存储块退化时，由于编程操作时间变短，关于具有低于第一参数中的开始编程电压和步进电压的电平的开始编程电压和步进电压的信息可以被包括在第二参数中。

关于编程操作时间和正常编程操作时间的信息可以存储在被包括在半导体器件1100中的储存单元(storage unit)中。被包括在存储器单元阵列110中的存储块的一部分或是被包括在控制电路130中的分离的储存单元可以被用作所述储存单元，在其中存储有关于编程操作时间和正常编程操作时间的信息。进一步，由于每个存储块的退化程度都不相同，可以存储关于每个存储块的不同的正常编程操作时间的信息。可以通过执行测试编程操作来将关于每个存储块的正常编程操作时间的信息存储在储存单元中。

图2为用于描述图1所示的存储块的详细的示图。

由于每个存储块具有相同的配置，将描述一个存储块的例子。

参照图2，存储块可以包括多个单元串。所述单元串可以连接在公共源极线SL和位线BL0到BLk之间。由于每个单元串具有相同的配置，将描述一个单元串ST的例子。

单元串ST可以包括串行连接在公共源极线SL和位线BL0之间的源极选择晶体管SST、多个存储器单元F0到Fn以及漏极选择晶体管DST。源极选择晶体管SST的源极可以连接到公共源极线SL，并且漏极选择晶体管DST的漏极可以连接到位线BL0。

被包括在不同单元串中的源极选择晶体管SST的栅极可以连接到源极选择线SSL，存储器单元F0到Fn的栅极可以连接到多个字线WL0到WLn，并且漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。一组连接到相同的字线的存储器单元被称为页PG，并且以页PG为单位来执行编程操作。

图3为用以描述由于循环数的增加而导致的存储器单元的退化的示图。

参照图3，随着循环数增加，存储器单元可能退化。每当擦除操作和编程操作被执行一次，循环数增加一。例如，非易失性存储器单元可以包括堆叠在衬底31之上的隧穿绝缘膜32、浮置栅极33、电介质膜34以及控制栅极35。当执行编程操作时，分布在衬底31中的负电荷(在图3中指示为‘e-’)可以穿过隧穿绝缘膜32向浮置栅极33移动。 这种现象可以被称为隧穿效应。当执行擦除操作时，分布在浮置栅极33中的负电荷穿过隧穿绝缘膜32向衬底31移动。随着擦除操作和编程操作重复执行，也就是说，随着循环的数目增加，存储器单元退化，并且未从隧穿绝缘膜32逃逸且被捕获在隧穿绝缘膜32中的负电荷的数量可能增加。特别地，在编程操作中，当捕获在隧穿绝缘膜32中的负电荷的数量增加时，尽管存储在浮置栅极33中的负电荷的数量小于参考值然而由于仍可以确定阈值电压为高，因此编程操作时间tPROG可能变短。也就是说，所选择的存储块的编程验证操作将会实际上被确定为已经失败，然而编程验证操作可能通过。

图4为描述编程操作时间相对于循环数的示图。

参照图4，编程操作时间以及循环数可以具有对数函数关系。更具体地，每当循环数增加时编程操作时间可以不变短，但是可能在循环数到达一特定数时急剧变短。例如，虽然在循环数到达阈值数Nc之前编程操作时间tPROG恒定地保持为正常编程操作时间Ta，然而当循环数等于或是大于阈值数Nc时，编程操作时间tPROG可能急剧变短。

图5为用于描述根据本发明实施例的操作方法的流程图。

参照图5，当开始编程操作时，对所选择的存储块的先前编程操作时间tPROG_P进行检查(51)。例如，可以对其中存储了关于所选择的存储块的先前编程操作时间tPROG_P的信息的储存单元进行读取，并且对先前编程操作时间tPROG_P进行检查。先前编程操作时间tPROG_P可以根据所选择的存储块的退化程度而发生变化。接下来，对所选择的存储块的正常编程操作时间tPROG_N进行检查(52)。例如，可以对其中存储了关于所选择的存储块的正常编程操作时间tPROG_N的信息的储存单元进行读取，并且对正常编程操作时间tPROG_N进行检查。由于正常编程操作时间tPROG_N对于每个存储块来说是固定的，正常编程操作时间tPROG_N不会改变。可以对先前编程操作时间tPROG_P和正常编程操作时间tPROG_N进行比较(53)。当先前编程操作时间tPROG_P等于或是大于正常编程操作时间tPROG_N时，可以设置第一编程操作条件(54)，并且当先前编程操作时间tPROG_P小于正常编程操作时间tPROG_N，可以设置第二编程操作条件(55)。

第一编程操作条件和第二编程操作条件可以被设置为其中包括有编程操作条件的参数，并且可以被预先存储在半导体器件的储存单元中。关于半导体器件的各种操作的条件可以被数字化，并且数字化的条件可以存储在半导体器件的储存单元中。当执行相对应的操作时，可以根据所存储的操作条件对电压电平、时间以及脉冲数等进行设置，并且此时，关于各种操作的数字化条件可以是参数。第一编程操作条件可以包括关于所选择的存储块在退化之前的编程操作条件的第一参数，并且第二编程操作条件可以包括 关于当确定所选择的存储块为退化的时的编程操作条件的第二参数。可以存储具有较之第一参数中的开始编程电压和步进电压而言更低电平的第二参数的开始编程电压和步进电压。可以将被包括在第一参数中的开始编程电压和步进电压与被包括在第二参数中的开始编程电压和步进电压的电平差设置为时间水平(levels of a time)，在测试编程操作中编程操作时间在该时间水平内恢复到正常编程操作时间。

当设置了第一编程操作条件和第二编程操作条件(54或55)时，所选择的存储块的编程操作可以按照所设置的编程操作条件而被执行(56)。当所选择的存储块的编程操作完成，所选择的存储块的编程操作时间tPROG_P可以更新为其中执行了编程操作的时间(57)。在执行所选择的存储块的下一次编程操作时所更新的编程操作时间tPROG_P可以用作先前编程操作时间tPROG_P。

如上所述，可以从先前编程操作时间确定所选择的存储块的退化程度，可以通过根据确定结果来设置所选择的存储块的编程操作条件从而不同地执行编程操作，因此编程操作的可靠性可以得到改善。进一步，先前编程操作时间和正常编程操作时间的差可以被分为多个时期，编程操作条件可以根据对应于每个时期的参数而发生改变，并且编程操作的可靠性因此可以得到进一步改善。例如，随着先前编程操作时间和正常编程操作时间之间的差增大，包括在参数中的开始编程电压和步进电压的电平可以设置为降低。

在上述的实施例中，可以根据用来完成编程操作所花费的时间量来确定存储块的退化程度。然而，可以根据编程循环的数目来确定退化程度。随着存储块退化，用以完成编程操作所花费的时间量将会降低。因此，编程循环的数目将会随着存储块的退化而逐步降低。例如，关于存储块退化之前的编程循环的数目的数据可以预先存储在半导体器件1100中。在编程操作期间，可以对当编程操作完成时编程循环的数目进行计数，并且当该编程循环的数目小于预定的数目时，存储块可以被确定为退化的。

图6为描述了包括根据本发明实施例的半导体器件的驱动设备2000的框图.

参照图6，驱动设备2000可以包括主机2100以及固态驱动(SSD)2200。SSD2200可以包括SSD控制器2210、缓存存储器2220以及半导体器件1100。

SSD控制器2210可以提供主机2100和SSD2200之间的物理连接。也就是说，SSD控制器2210可以提供对应于主机2100的总线格式的与SSD2200的接口。特别地，SSD控制器2210可以对自主机2100提供的命令进行解码。SSD控制器2210可以基于所解码的结果访问半导体器件1100。主机2100的总线格式可以包括通用串行总线(USB)协议、小型计算机系统接口(SCSI)协议、并行组件互连(PCI)-表达(PCI-E)协议、高级技术附件(ATA)协议、并行ATA(PATA)协议、串行ATA(SATA)协议、串行SCSI (SAS)协议等中的至少一个。

自主机2100提供的编程数据以及自半导体器件1100读取的数据可以临时存储在缓冲存储器2220中。当从主机2100接收到读取操作请求并且出现在半导体器件1100中的数据被缓存时，缓冲存储器2220可以支持将所缓存的数据直接提供给主机2100的缓存功能。通常，采用主机2100的总线格式(例如，SATA或SAS)的数据传输速度可以快于SSD2200的存储通道的数据传输速度。也就是说，当主机2100的接口速度快于SSD2200的存储通道的传输速度时，由于速度差而引起的性能的退化可以通过提供大容量的缓冲存储器2220来最小化。缓冲存储器2220可以提供为同步动态随机存取存储器(SDRAM)从而在用作具有大容量的辅助储存设备的SSD2200中提供充分的缓冲。

半导体器件1100可以提供为SSD2200的储存介质。例如，半导体器件1100可以提供为如参照图1所描述的大容量非易失性存储设备，并且可以提供为非易失性存储设备中的NAND类型闪存。

图7为描述了包括根据本发明实施例的半导体器件的存储系统的框图。

参照图7，存储系统3000可以包括存储器控制器3100和半导体器件1100。

由于半导体器件1100可以具有基本上相同于图1的配置，因此省略对于半导体器件1100的详细描述。

存储器控制器3100可以控制半导体器件1100。SRAM 3110可用作中央处理单元(CPU)3120的操作存储器。主机接口(I/F)单元3130可以包括连接到存储系统3000的主机的数据交换协议。包括在存储器控制器3100中的错误纠正电路(ECC)3140可以探测被包括在从半导体器件1100读取的数据中的错误并且纠正所探测到的错误。半导体接口(I/F)单元3150可以执行与半导体器件1100的对接。CPU 3120可以对存储器控制器3100的数据交换进行控制操作。进一步，虽然在图7中未示出，存储系统3000可以进一步包括用于存储用以与主机对接的编码数据的RAM(未示出)。

根据本发明的存储系统3000可以被提供为如下至少一种：计算机、超便携个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络书写板、无线电话、移动电话、智能电话、数字相机、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于无线传输和接收信息的设备，以及配置家庭网络的各种电子设备中的一种。

图8为描述了包括根据本发明实施例的半导体器件的计算系统的配置的原理图。

参照图8，计算系统4000可以包括电气连接到总线4300的半导体器件1100、存储器控制器4100、调制解调器4200、微处理器4400、以及用户接口(I/F)单元4500。当根据本发明的计算系统4000为移动设备时，可以进一步包括用于提供计算系统4000的操作电压的电池4600。虽然未示出，根据本发明的计算系统4000可以进一步包括应用芯片集合、相机图片处理器(CIS)、移动DRAM等。

由于半导体器件1100可以具有基本上相同于图1的配置，因此省略对于半导体器件1100的详细描述。

存储器控制器4100以及半导体器件1100可以配置SSD。

根据本发明的实施例的半导体器件和存储器控制器可以以各种类型的封装来安装。例如，半导体器件和存储器控制器可以采用下述方式进行封装并且安装，例如封装堆叠(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、格纹盒中管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料度量方形扁平封装(MQFP)、薄方形扁平封装(TQFP)、双侧引脚小外形封装集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小尺寸封装(TSOP)、封装内系统(SIP)、多芯片封装(MCP)、晶圆级制备封装(WFP)、晶圆级处理的堆叠式封装(WSP)或类似。

根据本发明，通过根据半导体器件的退化程度改变编程操作条件从而改进了编程操作的可靠性，并且半导体器件的可靠性得到改善。

已经参考示例性的实施例对上面所描述的本发明的技术精神进行了详细的描述，然而应当注意的是这些实施例仅用于描述的目的而非限制本发明的目的。因此，本领域的技术人员应当理解的是可以做出各种形式和细节上的改变而不会偏离如之后的权利要求中所限定的本发明的精神和范围。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种操作半导体器件的方法，包括：

确定所选择的存储块的退化程度；

当确定所选择的存储块尚未退化时则利用第一编程操作条件对所选择的存储块执行编程操作，并且当确定所选择的存储块为退化时则利用第二编程操作条件对所选择的存储块执行编程操作；并且

对所选择的存储块的编程操作时间进行更新。

技术方案2.根据技术方案1所述的操作半导体器件的方法，其中通过对所选择的存储块的先前编程操作时间和正常编程操作时间进行比较来确定所选择的存储块的退化程度。

技术方案3.根据技术方案2所述的操作半导体器件的方法，其中所述正常编程操作时间固定为在针对半导体器件的先前测试操作中预先确定的值。

技术方案4.根据技术方案3所述的操作半导体器件的方法，其中针对每个存储块单独设置所述正常编程操作时间。

技术方案5.根据技术方案2所述的操作半导体器件的方法，其中当先前编程操作时间短于正常编程操作时间时，所选择的存储块被确定为退化，并且当先前编程操作时间等于或是长于正常编程操作时间时，所选择的存储块被确定为没有退化。

技术方案6.根据技术方案1所述的操作半导体器件的方法，其中所述第一编程操作条件和第二编程操作条件包括包含有所述编程操作的条件的参数。

技术方案7.根据技术方案6所述的操作半导体器件的方法，其中所述参数包括关于先前存储在半导体器件的储存单元中的各种操作的信息。

技术方案8.根据技术方案7所述的操作半导体器件的方法，其中所述参数包括以下至少一种：开始编程电压、步进电压、编程通过电压以及编程脉冲最大数目。

技术方案9.根据技术方案6所述的操作半导体器件的方法，其中在第二编程操作条件下，开始编程电压和步进电压设置为具有较之第一编程操作条件下的开始编程电压和步进电压而言较低的电平。

技术方案10.根据技术方案2所述的操作半导体器件的方法，其中所选择的存储块的更新的编程操作时间被用作执行所选择的存储块的下一次编程操作时的先前编程操作时间。

技术方案11.一种半导体器件，包括：

多个存储块；

外围电路，适于对存储块中所选择的存储块执行编程操作；以及

控制电路，适于：确定所选择的存储块的退化程度，基于所确定的结果设置第一编程操作条件或第二编程操作条件，并且基于所设置的编程操作条件来控制外围电路对所选择的存储块执行编程操作。

技术方案12.根据技术方案11所述的半导体器件，其中所述控制电路通过对所选择的存储块的先前编程操作时间和正常编程操作时间进行比较来确定所述所选择的存储块的退化程度。

技术方案13.根据技术方案12所述的半导体器件，其中当先前编程操作时间短于正常编程操作时间时，所述控制电路确定所选择的存储块为退化，并且

其中当先前编程操作时间等于或是长于正常编程操作时间时，所述控制电路确定所选择的存储块没有退化。

技术方案14.根据技术方案12所述的半导体器件，其中所述先前编程操作时间和正常编程操作时间存储在一个存储块或是被包括在控制电路中的储存单元中。

技术方案15.根据技术方案11所述的半导体器件，其中所述第一编程操作条件和第二编程操作条件包括关于以下至少一种的信息：开始编程电压、步进电压、编程通过电压以及编程脉冲最大数目。

技术方案16.根据技术方案15所述的半导体器件，其中在第二编程操作条件下，开始编程电压和步进电压具有较之第一编程操作条件下的开始编程电压和步进电压而言较低的电平。

技术方案17.根据技术方案12所述的半导体器件，其中所述正常编程操作时间针对每个存储块单独设置。

技术方案18.根据技术方案12所述的半导体器件，其中当所选择的存储块的编程操作完成时，所述控制电路更新先前编程操作时间。

技术方案19.根据技术方案18所述的半导体器件，其中当执行所选择的存储块的下一次编程操作时，控制电路在将所更新的编程操作时间用作先前编程操作时间的编程操作完成时更新先前编程操作时间。

技术方案20.一种半导体器件，包括：

多个存储块；以及

外围电路，适于对存储块中所选择的存储块执行编程操作；

其中当所选择的存储器块基于编程操作时间被确定为退化时，所选择的存储块的编程操作条件被调整。