1.一种具有存储器阵列(2)的非易失性存储器设备(1)的感测放大器电路(10)，所述存储器阵列(2)具有按字线(WL)和位线(BL)布置的存储器单元(3)，所述电路包括：
偏置级(11)，被配置成偏置所述存储器阵列(2)的至少一个位线(BL)以用于在对应的存储器单元(3)中存储的数据的读取操作的预充电步骤中对所述位线预充电；以及
电流至电压变换器级(12)，具有包括第一电路支路(12a)和第二电路支路(12b)的差分配置，所述第一电路支路(12a)和所述第二电路支路(12b)被设计成在所述预充电步骤之后的数据的读取步骤期间在相应的比较输入(INa，INb)上接收来自所述位线(BL)的单元电流(Icell)和来自电流参考结构(15)的参考电流(Iref)，并且在相应的第一差分输出端子(outa)与第二差分输出端子(outb)之间供应输出电压(Vout)，其中所述第一电路支路和所述第二电路支路中的每个电路支路包括相应的放大模块(22a，22b)，相应的所述放大模块(22a，22b)被配置成在所述读取步骤期间分别根据所述单元电流和所述参考电流生成相应的经放大的电压(Va，Vb)，所述输出电压(Vout)取决于所述经放大的电压(Va，Vb)之间的差异并且指示所述数据的值，
其特征在于，所述电流至电压变换器级(12)包括电容补偿模块(26)，所述电容补偿模块(26)被配置成在所述预充电步骤期间检测和存储所述第一电路支路(12a)与所述第二电路支路(12b)之间的偏移，并且在所存储的数据的所述读取步骤期间补偿所述输出电压(Vout)中的所述偏移。
2.根据权利要求1所述的电路，其中所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括相应的跨导模块(24a，24b)，所述跨导模块(24a，24b)具有：相应的输入(N3a，N3b)和相应的输出，相应的所述输入(N3a，N3b)在所述预充电步骤期间被选择性地连接至相应的所述放大模块(22a，22b)的输出(N2a，N2b)以用于接收相应的反馈电压(Vga，Vgb)，相应的所述输出被连接至相应的所述放大模块(22a，22b)的输入(N1a，N1b)并且被设计成供应相应的再生电流(Ida，Idb)，相应的所述再生电流(Ida，Idb)取决于相应的所述反馈电压(Vga，Vgb)。
3.根据权利要求2所述的电路，其中所述电容补偿模块(26)针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路包括连接在相应的所述跨导模块(24a，24b)的输入(N3a，N3b)与所述第一电路支路和所述第二电路支路(12a，12b)中的另一支路的所述差分输出端子(outb，outa)之间的相应的第一补偿电容器(27a，27b)。
4.根据权利要求3所述的电路，其中所述电容补偿模块(26)针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括连接在相应的所述差分输出端子(outb，outa)与相应的所述放大模块(22a，22b)的输出(N2a，N2b)之间的相应的第二补偿电容器(28a，28b)。
5.根据权利要求2到4中的任一项所述的电路，其中所述电流至电压变换器级(12)还包括开关模块，所述开关模块耦合至所述电容补偿模块(26)并且可操作用于将所述电流至电压变换器级的操作状态从所述预充电步骤切换至所存储的数据的读取步骤。
6.根据权利要求5所述的电路，其中所述开关模块被配置成：在所述预充电步骤期间，在电学上将所述比较输入(INa，INb)从相应的所述放大模块(22a，22b)的输入(N1a，N1b)去耦合并且将相应的所述放大模块(22a，22b)的输出(N2a，N2b)电耦合至相应的所述跨导模块(24a，24b)的输入(N3a，N3b)以用于实现所述电容补偿模块(26)对所述第一电路支路和所述第二电路支路(12a，12b)之间的偏移的存储；以及
在所存储的数据的所述读取步骤期间，将所述比较输入(INa，INb)电耦合至相应的所述放大模块(22a，22b)的输入(N1a，N1b)，在电学上将相应的所述放大模块(22a，22b)的输出(N2a，N2b)从相应的所述跨导模块(24a，24b)的输入(N3a，N3b)去耦合，并且实现相应的所述放大模块(22a，22b)的所述输出(N2a，N2b)电耦合至相应的第一差分输出端子和第二差分输出端子(outa，outb)。
7.根据权利要求5或6所述的电路，其中所述开关模块针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路包括：
布置在相应的比较输入(INa，INb)与接收电源电压(Vdd)的电源输入之间并且由第一控制信号(S1)来控制的第一开关(T1a，T1b)；
布置在相应的所述比较输入(INa，INb)与相应的所述放大模块(22a，22b)的输入(N1a，N1b)之间并且由第二控制信号(S2)来控制的第二开关(T2a，T2b)；以及
布置在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与相应的所述跨导模块(24a，24b)的输入(N3a，N3b)之间并且由所述第一控制信号(S1)来控制的第三开关(T3a，T3b)。
8.根据权利要求7所述的电路，其中所述开关模块针对所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路还包括：
布置在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与相应的所述第一差分输出端子和所述第二差分输出端子(outa，outb)之间并且由所述第二控制信号(S2)来控制的第四开关(T4a，T4b)。
9.根据权利要求5到8中的任一项所述的电路，其中所述开关模块还包括布置在所述第一差分输出端子和所述第二差分输出端子(outa，outb)之间并且由相应的控制信号(S3)来控制的耦合开关(Tc)；以及
其中所述开关模块被配置成在所述预充电步骤期间并且还在暂时设置在所述预充电步骤与所存储的数据的所述读取步骤之间的所述读取操作的等待步骤期间电耦合所述第一差分输出端子和所述第二差分输出端子(outa，outb)，并且在所存储的数据的所述读取步骤期间在电学上去耦合所述第一差分输出端子和所述第二差分输出端子(outa，outb)。
10.根据权利要求2到9中的任一项所述的电路，其中所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路的所述跨导模块(24a，24b)包括连接在相应的所述放大模块(22a，22b)的输入(N1a，N1b))与接收电源电压(Vdd)的电源输入之间并且其控制端子连接至所述跨导模块(24a，24b)的输入(N3a，N3b)的跨导晶体管(34a，34b)；以及
其中所述第一电路支路和所述第二电路支路(12a，12b)中的每个电路支路的所述放大模块(22a，22b)包括：连接在相应的所述放大模块(22a，22b)的输入(N1a，N1b)与相应的所述放大模块(22a，22b)的输出(N2a，N2b)之间并且其控制端子连接至第一偏置节点(Np1)的第一放大晶体管(30a，30b)；以及连接在相应的所述放大模块(22a，22b)的输出(N2a，N2b)与接地参考(gnd)之间并且其控制端子连接至第二偏置节点(Np2)的第二放大晶体管(32a，32b)，所述第二放大晶体管(32a，32b)在所述第二偏置节点(Np2)上接收第二内部偏置电压(Vp2)。
11.根据权利要求10所述的电路，其中所述电流至电压变换器级(12)还包括被配置成在所述数据读取步骤期间将所述第一偏置节点(Np1)和所述第二偏置节点(Np2)带入浮置状态的去耦合模块(36，37)；以及被配置成在所述数据读取步骤期间维持所述第一内部偏置电压(Vp1)和所述第二内部偏置电压(Vp2)的值的保持模块(38，39)。
12.根据权利要求11所述的电路，其中所述去耦合模块(36，37)包括：连接在所述第一偏置节点(Np1)与第一偏置输入(INp1)之间的第一去耦合开关(36)，所述第一去耦合开关(36)在所述第一偏置输入(INp1)上接收第一偏置电压(Vp1')；以及连接在所述第二偏置节点(Np2)与第二偏置输入(Inp2)之间的第二去耦合开关(37)，所述第二去耦合开关(37)在所述第二偏置输入(Inp2)上接收第二偏置电压(Vp2')；并且其中所述保持模块(38，39)包括连接在所述第一偏置节点(Np1)与电源输入之间的第一保持电容器(38)以及连接在所述第二偏置节点(Np2)与接地参考(gnd)之间的第二保持电容器(39)。
13.一种非易失性存储器设备(1)，包括存储器阵列(2)以及根据前述权利要求中的任一项的感测放大器电路(10)，所述设备耦合至所述存储器阵列(2)并且被设计成实现所述存储器阵列(2)的所述存储器单元(3)中存储的数据的读取操作。
14.一种用于非易失性存储器设备(1)的读取方法，包括：
偏置所述非易失性存储器设备(1)的存储器阵列(2)的至少一个位线(BL)以用于在对应的存储器单元(3)中存储的数据的读取操作的预充电步骤中对所述位线预充电；
在所述预充电步骤之后的所述数据的读取步骤期间，从所述位线(BL)接收单元电流(Icell)并且从电流参考结构(15)接收参考电流(Iref)，并且借助于具有差分配置并且包括第一电路支路(12a)和第二电路支路(12b)的电流至电压变换器级(12)以分别根据所述单元电流(Icell)和所述参考电流(Iref)生成相应的经放大的电压(Va，Vb)，指示所述数据的值的在所述第一电路支路和所述第二电路支路的相应的第一差分输出端子(outa)与第二差分输出端子(outb)之间的输出电压(Vout)取决于所述经放大的电压(Va，Vb)之间的差异，
其特征在于，包括在所述预充电步骤期间检测和存储所述第一电路支路和所述第二电路支路(12a，12b)之间的偏移，并且在所存储的数据的所述读取步骤期间补偿所述输出电压(Vout)中的所述偏移。