1.一种存储器读取电路，其特征在于，包括：预充电路、读取辅助电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路；其中：
所述读取辅助电路分别与所述预充电路、灵敏放大器及反馈电路和伪灵敏放大器及反馈电路相连；
所述预充电路将存储器存储单元的位线预充至供电电压；
预充后，所述读取辅助电路将第一位线和第二位线以相同的下拉电流进行放电操作，所述第一位线放电快于第二位线接近所述读取辅助电路的翻转阈值；
当所述第二位线到达所述读取辅助电路的翻转阈值时，所述灵敏放大器及反馈电路将所述存储单元的数据进行整形传输，并输出一个反馈信号关闭所述读取辅助电路，所述第二位线端放电停止，所述灵敏放大器及反馈电路将接受的数据放大传输至输出端口。
2.根据权利要求1所述的电路，其特征在于，所述读取辅助电路包括：第一MOS管、第二MOS管、第三MOS管和第四MOS管；其中：
所述第一MOS管的栅极与所述灵敏放大器及反馈电路相连，所述第一MOS管的源极与第二位线BLW相连，所述第一MOS管的漏极与所述第三MOS管的漏极相连；
所述第二MOS管的栅极与所述伪灵敏放大器及反馈电路相连，所述第二MOS管的源极与所述第一位线BLRW相连，所述第二MOS管的漏极与所述第四MOS管的漏极相连；
所述第三MOS管的栅极与所述第一位线BLRW相连，所述第三MOS管的源极与所述第四MOS管的源极相连并接地；
所述第四MOS管的栅极与所述第二位线BLW相连。
3.根据权利要求2所述的电路，其特征在于，所述灵敏放大器及反馈电路包括：第五MOS管、第六MOS管和第七MOS管；其中：
所述第五MOS管的栅极与所述第一位线BLRW相连，所述第五MOS管的源极与供电电压VDD相连，所述第五MOS管的漏极与所述第七MOS管的漏极相连；
所述第六MOS管的栅极与所述第一MOS管的栅极相连，所述第六MOS管的源极接地；
所述第七MOS管的栅极与所述第一位线BLRW相连，所述第七MOS管的源极接地。
4.根据权利要求3所述的电路，其特征在于，所述伪灵敏放大器及反馈电路包括：第八MOS管、第九MOS管和第十MOS管；其中：
所述第八MOS管的栅极与所述第二位线BLW相连，所述第八MOS管的源极与供电电压VDD相连，所述第八MOS管的漏极与所述第十MOS管的漏极相连；
所述第九MOS管的栅极与所述第二MOS管的栅极相连，所述第九MOS管的源极接地；
所述第十MOS管的栅极与所述第二位线BLW相连，所述第十MOS管的源极接地。