1.一种应用于FPGA电路的E-fuse电路，其特征在于包括：写数据电路、读数据电路和公用电路；
所述写数据电路，输入端接收编程译码电路输出的信号WL，输出端与公用电路输入端连接；
所述读数据电路，输入端接收全局控制电路输出的信号RD，输出端与公用电路输入端连接；
所述公用电路，外部输入端接收全局控制电路输出的信号BL，输入端作为E-fuse电路的数据输出端，用于输出存储值。
2.根据权利要求1所述的一种应用于FPGA电路的E-fuse电路及其状态输出方法，其特征在于所述写数据电路采用PMOS管P0；PMOS管P0的栅极作为输入端用于连接编程译码电路输出的信号WL；源端与电源连接；漏端与公用电路输入端连接。
3.根据权利要求1所述的一种应用于FPGA电路的E-fuse电路及其状态输出方法，其特征在于所述读数据电路采用PMOS管P1；PMOS管P1的栅极作为输入端用于连接全局控制电路输出的信号RD；源端与电源连接；漏端与公用电路输入端连接。
4.根据权利要求3所述的一种应用于FPGA电路的E-fuse电路及其状态输出方法，其特征在于所述PMOS管P1的宽长比小于PMOS管P0的宽长比。
5.根据权利要求1所述的一种应用于FPGA电路的E-fuse电路及其状态输出方法，其特征在于所述公用电路包括顺序连接的电子熔丝和NMOS管N0；电子熔丝的阳极与PMOS管P0漏端、P1漏端连接，还作为E-fuse电路的数据输出端；电子熔丝的阴极与NMOS管N0的漏端连接；NMOS管N0的栅极作为外部输入端用于连接全局控制电路输出的信号BL，源极接地。
6.一种应用于FPGA电路的E-fuse电路的数据读出方法，其特征在于包括以下步骤：
写操作前模式：写数据电路输入信号WL、读数据电路输入信号RD和公用电路输入信号BL无效时，数据输出端输出初始状态，默认存储“0”；
写操作模式：写数据电路输入信号WL有效，读数据电路输入信号RD无效，同时公用电路输入信号BL有效时，读数据电路不工作，写数据电路和公用电路开启，与电子熔丝构成电流通路，熔丝被编程；
读操作模式：写数据电路输入信号WL无效，读数据电路输入信号RD有效，同时公用电路输入信号BL有效，写数据部分不工作，读数据电路和公用电路开启，数据读出端读出“1”或“0”。
7.根据权利要求6所述的一种应用于FPGA电路的E-fuse电路的数据读出方法，其特征在于所述数据读出端读出“1”或“0”包括以下步骤：
读数据电路和公用电路开启时，PMOS管P1导通时的阻值大于熔丝初值、且小于电子熔丝熔断后的阻值；数据读出端根据数据读出端电压值读出“1”或“0”。