使用背景内建自测试的零测试时间存储器的制作方法

技术总结
本发明涉及使用背景内建自测试的零测试时间存储器。本公开涉及一种结构，包括存储器，其被配置为在读取端口处执行至少一个功能读取操作的同时，能够在读取/写入端口处进行零测试时间内建自测试(BIST)。

技术研发人员：I·阿尔索夫斯基;E·D·亨特-施罗德;M·A·齐格霍弗尔
受保护的技术使用者：格罗方德半导体股份有限公司
技术研发日：2017.08.03
技术公布日：2018.10.23