一种RFID芯片上的存储器阵列结构的制作方法

本发明属于集成电路技术领域，具体来说，属于eeprom存储器和rfid芯片的设计领域。

背景技术：

现今，eeprom已成为射频识别标签以及卡类芯片领域应用非常广泛的非挥发性存储器，它用来存储识别码或其他数据，eeprom的容量可以从256bit到2mbit。在eeprom存储器设计中，速度、功耗和面积是三个最基本也是最关键的设计指标。

一个典型的eeprom电路包括：数字同步逻辑、行/列译码电路、读电路、高压电荷泵、读/写切换电路，以及时钟产生器和电源管理电路，如图1所示。

在图1所示的电路架构中：

1)数字同步控制逻辑电路是eeprom工作的控制模块，其主要的作用是接收系统发出的指令，在解析系统指令后，对各个功能模块发出更具体的操作指令,协调完成读/写操作；

2)读电路是读操作核心模块，其主要由灵敏放大器(senseamplifier-sa)组成,根据ee_cellarray架构，如果需要同时并行输出8位数据，需要采用由8个并列的灵敏放大器组成的阵列(sa_array)；

3)行/列译码器用于地址译码，选定需要操作的存储单元。为了减小面积与延时,译码器通常采用分步译码的方式搭建电路；

4)读/写切换电路主要由电平移位电路与电压选择模块组成。ee_cell在读操作时需要较低的工作电压，而在擦除与编程操作时则需要15.5v的工作电压，电压选择模块和电平移位电路实现的功能就是完成电源切换，根据读、写操作的不同，为ee_cell提供正确的工作电压；

5)ee_cell数据改写的基本原理是fn隧穿，其需要工作在大于15.5v的高压电场下。

eeprom设计的核心问题之一即是ee存储器阵列的布局，其直接影响了eeprom的系统架构设计及具体电路设计。普通ee存储器阵列，对存储单元阵列的操作采取按页读取和按页写入，以及字节读取和字节写入的方式。以容量大小为1kbits的eeprom为例，将1kbitsee存储器分为32个页，每个页的大小为4个字节，每个字节为8个bit，eeprom的读写操作以一个字节为操作基本单位。采用该种ee_cell布局方式的存储阵列(ee_cellarray)如2所示，由cg，sg，bsg几种电路组成，而这几种电路都是用高压工艺的器件组成，面积非常大。采用该种架构存储单元阵列可以很方便的扩展为大容量存储器。

技术实现要素：

在rfid的应用中，由于某些rfid的工作特性，为了提升操作速度，对该存储单元阵列的操作采取按页读取和按页写入的方式，以一个页为基本操作单位，使得ee存储器阵列中可以省略bsg管，这样就在不影响任何工作性能的条件下，减小了ee存储器阵列模块的面积。如图3所示，其中，同一页中所有存储单元的字线wl短接，不同页相同地址的存储单元的位线bl短接。字线wl共计32根，分别编号为：wl0、wl1、…、wl31；位线共计32根，分别编号为bl0、bl1、…、bl31。

附图说明

图1为eeprom电路结构示意图。

图2为普通ee_cell阵列结构图。

图3为rfid特殊ee_cell阵列结构图。

具体实施方式

以下根据图2和图3，具体说明较佳实施例。

如图2所示，普通结构ee_cell阵列由cg，sg，bsg组成。

如图3所示，rfid中特殊结构ee_cell阵列由cg，sg组成。

我们以1kbits存储阵列为例，对该存储单元阵列的操作采取按页读取和按页写入的方式，即：将1kbitsee_cell分为32个页，以一个页为操作基本单位，每个页的大小为4个字节，即每32个存储单元组成一个页。与普通结构的ee_cell阵列相比，省掉了128个由高压工艺器件组成的bsg电路，节省了较多面积。以smic0.13um工艺下的1kbit的eeprom为例，普通结构ee_cell阵列面积为1109.6496平方微米，特殊结构ee_cell阵列面积为861.588平方微米，面积减小了248平方微米左右。特殊结构ee_cell比普通结构的ee_cellarray阵列节省了超过20％的面积，在大大节省面积的同时提升了操作速度。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。以上的描述和附图仅仅是实施本发明的范例，但应当认识到上述的描述不应被认为是对本发明的限制。

技术特征：

技术总结
在EEPROM存储器设计中，速度、功耗和面积是三个最基本也是最关键的设计指标。在RFID的应用中，由于某些RFID的工作特性，为了提升操作速度，对该存储单元阵列的操作采取按页读取和按页写入的方式，以一个页为基本操作单位，使得EE存储器阵列中可以省略BSG管，这样就在不影响任何工作性能的条件下，减小了EE存储器阵列模块的面积。

技术研发人员：韦强;张建伟
受保护的技术使用者：上海明矽微电子有限公司;张建伟
技术研发日：2019.09.12
技术公布日：2019.11.08