专利名称：半导体存贮器的老化使能电路及相应的老化测试方法
技术领域：
本发明涉及半导体存贮器的老化测试，确切地说，是关于老化测试的电路与方法。
由于操作问题或其它原因，半导体存贮器容易出现故障。每个存贮单元发生故障率随着半导体芯片集成度的提高而成比例地增加。众所周知，随着半导体芯片集成度的提高，芯片中所包含的每个晶体管的尺寸也在变小。因此，当外部高电平电源电压不经转换就加载于这种尺寸缩小的晶体管上时，晶体管所随受的负荷，诸如强电场的形成，就随之增加了，这样就会造成晶体管的故障。为了确保芯片的可靠性，需要在一开始检出这些有缺陷的存贮单元，即众所周知的芯片生产之后老化测试工艺。老化测试就是在高温下，长时间用高于外部电源电压的一个高电压加到存贮器晶体管的控制极上，以便于在芯片制造完成后将有缺陷的芯片检测出来。这样，芯片中每一单元承受过度负荷之后，使得缺陷的检出也容易了。
以上描述的是目前所采用的一种典型的测试方法。例如，在一片动态的RAM(随机存贮器)中，一个行地址选通RAS周期中只有一给定字线被置于逻辑“高”状态。这样，大量的行地址将被顺序置于逻辑“高”态。
图1说明了一个4兆DRAM的芯片结构。在4兆DRAM芯片中，一个存贮单元阵列按4个子阵列排列，每组为1024行。从第1行起，每个子阵列的1024行被顺序置于逻辑“高”态。也就是说，当一个行地址选通信号RAS与一个有效信号同时作用时，相应的存贮单元阵列1M，1M′，1M″，1M′″的第一行被置于逻辑“高”，当一个行地址选通信号RAS与一个预充电信号同时作用时，相应存贮单元阵列1M，1M′，1M″，1M′″的第一行就被复位。此后，行地址选通信号RAS再次与该有效信号并用，相应存贮单元阵列1M，1M′，1M″，1M′″的第二行被置于逻辑“高”态。这样，所有的单元阵列被顺序置于逻辑高，从而完成老化测试。若选定老化时间为72小时。(芯片厂家可以给出不同的老化时间，并根据芯片的不同特性来选定老化时间)，每个被访问的存贮单元经历了4.2分钟的高压负荷(72小时÷1024＝4.2分)。随着构成芯片的存贮单元的大大增加，上述老化测试的时间也大大延长。例如，一个16兆DRAM芯片，每个被访问的晶体管需要4.2分钟的应试时间，整个老化测试时间将达288(72×8小时，而一个64兆DRAM芯片则需要570(72×8)小时。结果一个单个存贮芯片就需要很长的老化测试时间。而且，若采用这种技术进行有效的老化测试，就很难考虑能够缩短老化时间。另外，鉴于每个存贮单元的老化时间为4.2分钟，整体测试的可靠性也不易得到保证。
由此可见，本发明的目的之一就是提供一种半导体存贮器，使其能在最短的时间内进行有效的老化测试。
另一个目的就是提供一种半导体存贮器使其能在最短的时间内进行可靠的老化测试。
再一个目的就是提供一种半导体存贮器使其能在指定的时间内对所存的存贮单元阵列施加有用的测试负荷。
更进一步的目的就是为这种半导体存贮器提供一种老化测试方法，使之能在指定的时间内对所有的存贮单元进行测试。
根据本发明的一个方面一个半导体存贮器的老化测试，包括以下步骤在芯片众多管脚的一个特定管脚上加载一高于外部电源电压的高电压并产生一老化使能信号;由与一个行地址选通信号同步输入的行地址选通第一个字线。然后用老化使能信号维持该字线的使能操作;由与第二个行地址选通信号同步输入的行地址选通第二个字线;当低于外部电源电压的低电压加于上述特定管脚时，由一转换老化使能信号关闭第一个和第二个字线。
根据本发明的另一方面，一个半导体存贮器具有一字线驱动器，用来接收一个同步于行地址选通信号和一个预充电复位信号的行地址。为使一给定字线选通，包括;一个老化使能电路，用以在芯片上某特定管脚上所加电压超过外部电源电压时在第一级电压下产生一老化使能信号;一个字线驱动器复位电路，用来接收一个行地址当时钟，并用行地址选通信号和老化使能信号将其转换成一内部信号，并在加载第一级老化使能信号后关闭输入的行地址选通信号。对一个存贮单元内所有晶体管的老化测试是在老化使能信号出现在第一级电压电平时进行的。
本发明的优点及特性将在以下详述说明，并配有相应的插图图1为一个4兆DRAM的典型芯片结构;
图2为本发明中关于老化使能电路的电路图;
图3为一个字线驱动器的复位电路;
图4为一个字线驱动器的电路图。
图2所示为本发明的具体老化使能电路图。在图3中，提供了一个选通一块芯片中所有字线的字线驱动器复位电路。在接下来图4中，对用图3字线驱动器的复位电路的输出选择所有字线作一简要说明。
在本发明所选用的实施例中，当一个字线选通后，不管其它选通字线，该字线都将保持选通状态直到老化使能信号被关闭。然而，在常规的老化测试方法中，若一个字线被选通后，其它字线被选通，则该字线被关闭。
下面是本发明中老化测试方法的详细说明。首先，在芯片中提供一个老化电压检测电路，该老化电压检测电路与具有多个管脚的芯片的任一管脚相连。当一个高于外部电源电压的高电压加到连有老化检测电路的管脚时，老化电压检测电路就检测出老化测试模式。在检测到该模式后，并当该高电压高于某特定电压时，老化检测电路就产生一老化使能信号，并在高电压加载该管脚期间，连续产生老化使能信号。当加载在该管脚上的高电压低于特定电压时，就不再产生老化使能信号。同时，在老化进行期间，每个字线由与行地址选通信号RAS同步的行地址选通，这一操作由被行地址选通的字线驱动器完成。为了对一个存贮单元阵列的第一行加载负荷电压，在与行地址选通信号同步的行地址及被指定的第一行加载的情况下，与第一行对应的第一个字线被选通。在与第一行对应的第一个字线被选通之后，为对存贮单元阵列第二行加载负荷电压，行地址选通信号RAS被复位成预充电信号，然后再被置成有效信号。然而在此情况下，即使行地址选通信号被预充电了，第一个字线的选通操作仍被继续保持。这是因为老化使能信号控制了一个用于字线驱动器复位的信号，因此就可以连续操作字线驱动器了。然后在与第二个行地址选通信号RAS同步的行地址和指定的第二行加载后与第二行地址对应的第二个字线选通，此时第一个字线和第二个字线同时选通。为对存贮单元阵列的第三个行加载负荷电压，将行地址选通信号RAS复位成预充电信号，然后再置成有效信号。用同样的方法，即使行地址选通信号RAS被预充电了，第一、二个行的使能操作仍可继续保持。同步于第三个行地址选通信号RAS的行地址和指定的第三行被加载，对应于第三行的字线被选通。此时第一、二、三个行被同时选通。因此，负荷电压被顺序加载到存贮单元阵列的所有字线上，并且当一个字线被选中后，该字线将保持其状态直到老化测试结束。在此老化测试方法中，老化测试时间明显缩短了，但加载在单个存贮单元晶体管上的负荷电压可保持一个长的时间，因而明显提高了老化测试的效率和可靠性。
为进行老化测试，需要进行检测操作，检测芯片在其某一管脚加一高电压后处于老化测试状态，如图2所示。图中所见，老化选通电路包括一个CMOS电路P1和N4，其控制端与电源电压端Vcc相连;一个二极管电路N1，N2和N3串行连接于该芯片特定管脚PAD和CMOS电路P1、N4的负载端之间;一个用于驱动CMOS电路P1、N4输出及产生一个老化选通信号ΦBE的驱动电路I1和I2。在正常操作时，由于加载在特定管脚上的电压范围是从-1V到(Vcc+1V)，驱动电路I1，I2的输出逻辑状态是逻辑“低”，因此，不产生老化使能信号，而在进行老化测试时，若特定管脚上加载了一个高于“Vcc+3Vtn+Vtp”的高电压(这里，3Vtn是二极管电路N1，N2，N3的阈值电压，Vtp是负载晶体管P1的工作阈值电压)，则CMOS电路P1，N4的负载晶体管被打开，并产生逻辑“高”的老化使能信号ΦBE。
如图3所示，是一个防止所有字线复位的复位时钟发生电路，它包括一个有双端输入NOR门N01，用以接收一个行地址主时钟信号ΦRAS和老化使能信号ΦBE;一个反相器I11，其输入与NOR门N01的输出相连。此时，信号ΦRAS是一个由行址选通信号RAS转变成的内部信号。其说明见时序图。反相器I11的输出端是一个字线驱动器复位信号ΦRST，它选通和关闭字线。如果老化使能信号ΦBE为逻辑“低”(即没有选通老化模式)，复位信号ΦRST与行地址主时钟信号脉冲同相位，并在行地址选通信号RAS的预充电周期中保持逻辑“低”，因此对字线驱动器进行复位。另外，若老化使能信号ΦBE为逻辑“高”，复位信号ΦRST保持在逻辑“高”，并且字线驱动器在行地址选通信号RAS预充周期中不复位。
图4中的字线驱动器(这项发明中的字线驱动器，由字线驱动器电路很容易得到。此电路公开于韩国专利申请号为No.91-20828，1991年11月21日提交的申请中。该项申请转让给本发明的同一个受让人)若其复位信号ΦRST为逻辑“高”，控制输入端与复位信号ΦRST相连的负载PMOS晶体管P11被打开，则第一节点D1的逻辑状态变为逻辑“低”，于是驱动字线W/L的第二节点D2的逻辑状态变为逻辑“低”，ΦRA，ΦRB和ΦRC为行地址译码信号，ΦXi为一字线放大信号。因而当一个复位信号ΦRST为逻辑“高”时，字线W/L则保持逻辑“高”。于是，字线W/L上的电压Vpp则由芯片内环形振荡器驱动的充电泵电路保持在逻辑“高”。这就是说，一旦一个字被选通，则该字线W/L将保持逻辑“高”直到老化使能信号ΦBE变成逻辑“低”。当行地址指向存贮单元阵列的最后一行时，所有字线均被选通成逻辑“高”。当老化使能信号ΦBE结束后，字线W/L逻辑状态被从逻辑“高”置成逻辑“低”。老化使能信号也由于加载在特定管脚的超过“Vcc+3Vtn+Vtp”的高电压被切断而不再产生。见图2。从上述说明可知，通过同时作用于一个存贮单元阵列的所有字线且在选通字线为逻辑高后不再复位，使得老化测试时间与加负荷时间相同。因此老化测试就在短时间内完成，同时也确保了老化测试的可靠性。
虽然这项发明最佳实施例已详细地显示和描述了，但那些熟知本领域的人将会真正理解并且在不违背本发明的范围和主旨的前提下有所改变。例如，图2、3的电路中，二极管的数目可能被调整，老化使能信号可能由芯片地址输入管脚中的一个产生。
如上所述，因为字线同时被选通于逻辑“高”，老化时间使大大缩短，老化测试对16兆、64兆、256兆或更大位级的半导体存贮器将更有效。
权利要求
1.一种半导体存贮器老化测试方法，包含下述步骤施加一高于外部电源电压的高电压于芯片管脚中一特定管脚上，产生一老化使能信号；由与第一行地址选通信号同步输入的行地址选通第一字线。依靠此老化使能信号维持上述第一字线的使能操作；由与第二次行地址选通信号同步输入的行地址选通第二字线；并且施加一低于外部电源电压的低电压于上述特定管脚上，产生一转换老化使能信号关闭第一字线与第二第线。
2.如权利要求1所述的老化测试方法，其特征在于特定管脚为加载地址的管脚之一。
3.一种半导体存贮器老化测试方法，其中，存贮单元阵列包括N(N＝1，2，3，…)条字线，和用于接收行地址解码信号和复位信号的字线驱动器，该测试方法包括如下步骤施加一高于外部电源电压的高电压于半导体芯片的一特定管脚，产生一老化使能信号;通过该老化使能信号阻断前述字线驱动器的复位操作;由与第一次行地址选通信号同步输入的行地址选通第一字线;在第一字线选通的同时，由与第二次行地址选通信号同步输入的行地址选通第二字线;在第一、二字线同时选通之时，由与第三次行地址选通信号同步输入的行地址选通第三字线;并且在第一到第(N-1)条字线同时选通之时，由与第N次行地址选通信号同步输入的行地址选通第N字线。
4.一种半导体存贮器具有一个字线驱动器来接收与一次行地址选通信号同步输入的行地址及预充电复位信号，并驱动一给定字线，该存贮器包括一个老化使能电路，当高于外部电源电压的高电压加于芯片的一指定管脚时用来产生第一电压级的老化使能信号;一个字线驱动器复位电路，接收由上述行地址选通信号和上述老化使能信号将一行地址主时钟转换成的内部信号，并在加载上述第一电压级的老化使能信号时，关闭上述行地址选通信号的输入;从而，在产生上述第一电压级的老化使能信号时，就完成了一个存贮单元阵列中所有单元晶体管到老化测试。
5.如权利要求4所述的半导体存贮器，其特征在于老化使能电路包括一个CMOS电路，其控制端与电源电压端相连;一个二极管电路，串连于上述芯片特定管脚与上述CMOS电路负载端之间。一个驱动电路，驱动上述CMOS电路的输出并产生上述老化使能信号。
6.如权利要求4或5所述的半导体存贮器，其特征在于字线驱动器复位电路包括一个或电路，其两个输入端与上述行地址主时钟及上述老化使能信号相连接。
全文摘要
一个半导体存贮器的老化使能电路和老化测试方法。该老化测试模式依靠在半导体芯片多个管脚中的一个特定管脚上加载高于外部电源电压的高电压来进行。在该老化测试中，芯片中字线的复位操作被关闭，而高电压被依次加载到所有可访问的晶体管上。在这种情况下，一旦选通一字线，该字线便能持续保持此状态，同时所有字线也被置为逻辑“高”状态。这样，即可大大缩短老化时间并可获得一可靠的老化测试。
文档编号G11C29/06GK1083971SQ93109400
公开日1994年3月16日 申请日期1993年7月31日 优先权日1992年7月31日
发明者崔润浩 申请人:三星电子株式会社