配置以从存 储器存取装置接收所述模式信息。
3. 根据权利要求2所述的设备，其中所述存储器存取装置包括处理器。
4. 根据权利要求1所述的设备，其中所述存取线偏置电路包含线性降压调节器，所述 线性降压调节器经配置以在所述模式信息指示所述操作模式从所述较低延时读取/写入 模式改变为所述较低功率读取模式的情况下缩减所述存储器核心的所述取消选定存取线 上的电压电平。
5. 根据权利要求4所述的设备，其中所述线性降压调节器包括在第一与第二电力节 点之间排成一行而连接的N型绝缘栅极场效应晶体管IGFET及P型IGFET，其中所述N型 IGFET与所述P型IGFET之间的中间节点耦合到所述存储器核心的所述取消选定存取线。
6. 根据权利要求5所述的设备，其中： 所述第一电力节点在所述存储器核心的操作期间具有第一电势，且所述第二电力节点 在所述存储器核心的操作期间具有第二电势，其中所述第一电势高于所述第二电势； 所述N型IGFET在所述第一电力节点与所述中间节点之间的信号路径中；且 所述P型IGFET在所述中间节点与所述第二电力节点之间的信号路径中。
7. 根据权利要求6所述的设备，其中所述P型IGFET具有能够提供从所述取消选定存 取线到接地的合适电平的位移电流以支持线性降压调节的大小。
8. 根据权利要求4所述的设备，其中所述线性降压调节器进一步包括开关，所述开关 耦合到所述N型IGFET及所述P型IGFET的栅极节点，以在所述操作模式包括所述较低延 时读取/写入模式的情况下将第一控制电压提供给所述栅极节点，且在所述操作模式包括 所述较低功率读取模式的情况下将不同于所述第一控制电压的第二控制电压提供给所述 栅极节点。
9. 根据权利要求4所述的设备，其中： 所述线性降压调节器进一步包括第一、第二、第三及第四缓冲器，其中： 所述第一缓冲器经耦合以在所述操作模式包括所述较低延时读取/写入模式的情况 下将所述第一控制电压提供给所述N型IGFET的所述栅极节点； 所述第二缓冲器经耦合以在所述操作模式包括所述较低功率读取模式的情况下将所 述第二控制电压提供给所述N型IGFET的所述栅极节点； 所述第三缓冲器经耦合以在所述操作模式包括所述较低延时读取/写入模式的情况 下将所述第一控制电压提供给所述P型IGFET的所述栅极节点；且 第四缓冲放大器经耦合以在所述操作模式包括所述较低功率读取模式的情况下将所 述第二控制电压提供给所述P型IGFET的所述栅极节点。
10. 根据权利要求1所述的设备，其中所述存储器核心包括相变存储器核心。
11. 一种设备，其包括： 多个存储器核心，其具有至少第一存储器核心及第二存储器核心； 第一存取线偏置电路，其耦合到所述第一存储器核心，所述第一存取线偏置电路经配 置以提供与所述第一存储器核心的取消选定存取线相关联的偏置电平；及 第二存取线偏置电路，其耦合到所述第二存储器核心，所述第二存取线偏置电路经配 置以提供与所述第二存储器核心的取消选定存取线相关联的偏置电平； 其中所述第一及第二存取线偏置电路经配置以彼此独立地操作，使得与所述第一存储 器核心的所述取消选定存取线相关联的所述偏置电平能够不同于与所述第二存储器核心 的所述取消选定存取线相关联的所述偏置电平。
12. 根据权利要求11所述的设备，其进一步包括额外存取线偏置电路，所述额外存取 线偏置电路耦合到所述多个存储器核心中除了所述第一及第二存储器核心以外的存储器 核心。
13. 根据权利要求11所述的设备，其中所述第一存取线偏置电路能够响应于从存储器 存取装置接收的第一模式信息而设置与所述第一存储器核心的所述取消选定存取线相关 联的所述偏置电平，且所述第二存取线偏置电路能够响应于从所述存储器存取装置接收的 第二模式信息而设置与所述第二存储器核心的所述取消选定存取线相关联的所述偏置电 平。
14. 根据权利要求11所述的设备，其中所述第一存取线偏置电路包含线性降压调节 器，所述线性降压调节器用以在来自存储器存取装置的模式信息指示所述第一存储器核心 的操作模式将从较低延时读取/写入模式改变为较低功率读取模式的情况下使用线性降 压调节来缩减所述第一存储器核心的所述取消选定存取线上的电压。
15. 根据权利要求11所述的设备，其中： 第一结构包含所述第一存取线偏置电路及所述第一存储器核心；且 第二结构包含所述第二存取线偏置电路及所述第二存储器核心。
16. 根据权利要求15所述的设备，其中所述第一结构包含多个存储器核心，且所述第 一存取线偏置电路耦合到所述多个存储器核心中的至少两者以提供与所述至少两个存储 器核心的取消选定存取线相关联的偏置电平。
17. -种设备，其包括： 存储器存取装置，其用以从存储器装置读取信息及将信息写入到存储器装置，所述存 储器存取装置能够动态地设置所述存储器装置的存储器核心的操作模式以管理所述存储 器的功耗。
18. 根据权利要求17所述的设备，其中所述存储器存取装置用以评估涉及所述存储器 的电势读取及/或写入活动，且至少部分地基于所述活动来确定所述存储器核心的所述操 作模式。
19. 根据权利要求17所述的设备，其中： 所述存储器装置包括多核存储器；且 所述存储器存取装置用以动态地设置所述多核存储器的两个或两个以上存储器核心 的操作模式，其中所述存储器存取装置能够彼此不同地设置所述至少两个存储器核心的操 作模式。
20. 根据权利要求17所述的设备，其中所述存储器存取装置用以将所述存储器核心的 所述操作模式从较低延时读取/写入模式改变为较低功率读取模式。
21. 根据权利要求17所述的设备，其中所述存储器存取装置用以在确定所述存储器核 心期望写入操作与读取操作的混合的情况下将所述存储器核心的操作模式从较低功率读 取模式改变为较低延时读取/写入模式。
22. 根据权利要求20所述的设备，其进一步包括容纳所述存储器存取装置的封装，所 述封装包含用以耦合到所述存储器装置的一或多个节点。
23. -种机器实施方法，其包括： 在存储器装置处从存储器存取装置接收模式信息；及 如果所述模式信息指示所述存储器装置的存储器核心从较低延时读取/写入操作模 式到较低功率读取操作模式的模式改变，那么降低所述存储器核心的取消选定存取线电 压。
24. 根据权利要求23所述的方法，其中降低所述存储器装置的取消选定存取线电压包 含使用线性降压调节来降低所述取消选定存取线电压。
25. 根据权利要求23所述的方法，其中降低取消选定存取线电压包含将提供给N型 IGFET及P型IGFET的栅极节点的控制电压从第一电压电平改变为第二不同电压电平，其 中提供给所述N型IGFET及所述P型IGFET的所述栅极节点的控制电压的所述改变对所述 P型IGFET施予偏置，所述偏置下拉所述取消选定存取线电压直到所述N型IGFET及所述P 型IGFET关断为止。
【专利摘要】本发明涉及一种例如非易失性固态存储器装置(14)的设备，在一些实施方案中，所述设备可包含存取线偏置电路(30)，其用以响应于模式信息而设置与存储器核心(32)的取消选定存取线相关联的偏置电平。在一种方法中，存取线偏置电路(30)可使用线性降压调节以改变存储器核心(32)的取消选定存取线上的电压电平。本发明可提供一种例如主机处理器(12)的存储器存取装置，其能够动态地设置存储器装置(14)的存储器核心(32)的操作模式以便管理所述存储器的功耗。本发明还提供其它设备及方法。
【IPC分类】G11C5-14, G11C16-30
【公开号】CN104737232
【申请号】CN201380053743
【发明人】杰拉尔德·巴克利, 尼古拉斯·亨德里克森
【申请人】美光科技公司
【公开日】2015年6月24日
【申请日】2013年9月5日
【公告号】EP2893533A1, US8804449, US9025407, US20140064010, US20140347947, US20150235676, WO2014039716A1